计算机组成原理-总线(严军勇)-2012-2003课件

一、总线概述总线的基本概念总线的分类总线的组成及性能指标二、总线仲裁集中仲裁方式分布仲裁方式三、总线操作和定时同步定时方式异步定时方式四、总线标准总线2*部件之间的连接方式：

有分散连接和总线连接两种形式。

分散连接的特点—通信性能好、可扩展性差；总线连接的特点—可扩展性好、易产生通信瓶颈。一、总线的基本概念I/O设备1I/O设备n…CPU主存输入设备输出设备(a)分散连接方式(b)总线连接方式…CPU主存*总线定义：

模块或设备间用于传输信息的一组公共信号线。总线概述32、按信号线功能分类*数据总线：用于传输数据，双向总线，

数据总线宽度=每次传送的二进制位数；*地址总线：用于传输目标设备及数据地址，单向总线，

地址总线宽度=log2设备及数据地址空间；二、总线的分类*控制总线：用于传输过程控制，单向总线，有控制信号线和状态信号线两种形式。↑↑

(主动方发出)(被动方发出)1、按数据传送方式分类*并行传输总线：同时传送多位二进制数据(多根数据线)；*串行传输总线：同时传送1位二进制数据(1根数据线)。总线概述43、按总线功能分类*内部总线：又称片内总线，用于芯片内/模块内部件间的信息传输，如CPU内部的数据通路；*系统总线：用于系统内各模块间的信息传输，如CPU与主存、I/O模块之间的总线；*通信总线：又称外部总线，用于系统间/系统与外部设备间的信息传输，如RS-232/485、USB等总线。

总线标准化：

为提高模块和设备的通用性，系统总线/局部总线/通信总线常采用总线标准形式(如ISA、PCI、USB总线标准等)。

系统总线的发展：

CPU总线—系统内部分模块间(与CPU直接连接)的总线；局部总线—系统内部分模块间(不与CPU直接连接)的总线，如I/O模块与主存之间的总线。总线概述5三、总线特性及性能指标1、总线的特性*物理特性：指总线上模块或设备约定的物理连接方式，包括线宽、线间距离、插头/插座形状等。(←总线标准化所需)*功能特性：指按传输功能及方式需求，约定的信号线数量、各信号线功能、传输方向等；①功能表示(信号线数、作用)②信息表示(逻辑值与电压值)主动方…被动方…*电气特性：指信号线上表示逻辑信息的电压值及功率等；*时间特性：又称逻辑特性，指传输过程中各信号线上信号有效的时长及前后顺序关系(时序特性)。地址数据命令与状态CLK地址线数据线控制线总线概述62、总线性能指标(1)性能参数

*总线宽度：又称总线位数，指数据总线每次可传输的二进制位数(通常1根线对应1位数据)，常用bit表示；

*时钟同步/异步：同步总线—总线上数据与时钟同步，

异步总线—总线上数据与时钟不同步；*总线工作频率：指同步总线的时钟频率，常用MHz表示；

*总线复用：指同一信号线上是否分时传送2种信号，如地址线/数据线常采用复用方式；*总线工作模式：指总线传输过程的传输模式(稍后讨论)。回下页总线概述7(2)总线性能指标*最大传输率：又称总线带宽，指总线上每秒最大可传输的数据总量，常用MB/s(或MBps)表示；

最大传输率=(总线宽度/8位)×最大传输次数/秒

例1—PC总线数据宽度8位、总线工作频率4MHz，每次总线传输需4个总线时钟；其总线带宽=(8/8)×(4/4)=1MB/s。

例2—PCI总线数据宽度32位、总线工作频率33.3MHz，支持突发传输模式(连续传输时每次传输需1个总线时钟)，其总线带宽=(32/8)×(33.3/1)=133MB/s。*总线负载能力：指总线上保持逻辑电平在正常范围内的所能连接的模块或设备数量，常用个数表示。注—通常不关注该指标(可用相关电路扩展驱动能力)转上页总线概述8总线传输与控制*相关术语：主设备—能够发起总线传输的模块/设备；从设备—只能响应总线传输的模块/设备；总线周期—一次总线传输的时长。*主要讨论内容：①总线周期的操作包含哪些步骤？②有哪些方法确定总线归某主设备使用？③如何表示传输各步骤的开始及结束？④如何提高总线传输的功能或性能？回下页主设备1总线仲裁机构从设备1从设备2主设备2tR11从设备2从设备1主设备2主设备1W12总线周期总线周期W12R11W22R11W229一、总线操作步骤

总线操作步骤通常由4个阶段组成。①总线请求与仲裁阶段：主设备信号线配置—

各主设备均有“总线请求”及“总线允许”信号线；主设备—有操作需求时，发出“总线请求”信号；总线仲裁机构—根据各“总线请求”信号，确定下个总线周期可使用总线的主设备，向该主设备发出“总线允许”信号；转上页主设备1请求主设备2请求总线仲裁机构主设备1允许主设备2允许总线使用者t空闲总线周期仲裁主设备1空闲总线周期仲裁主设备2空闲总线传输与控制10②寻址阶段：

已获得总线使用权的主设备—发出目标地址和操作命令;

注：a)已取得—指总线周期开始前就已知道

b)目标地址—包括从设备地址及其数据空间的地址从设备—根据目标地址和操作命令判断是否为目标设备,

目标设备(一般只有1个)进行操作响应；回下页t总线周期主设备1响应并启动发地址x不响应不能使用总线x(主设备1所发)R/W(主设备1所发)总线空闲总线使用者主设备1主设备2从设备x从设备y地址总线控制总线数据总线空闲11③数据传送阶段：主设备—根据操作类型(R或W)，接收或发送数据；目标从设备—根据操作类型(R或W)，发送或接收数据；④结束阶段：主设备和从设备—将所控制总线信号恢复为原始状态。转上页t总线周期主设备1响应/启动发地址x不响应数据传输数据传输不能使用总线x(主设备1所发)R/W(主设备1所发)Data总线空闲总线使用者主设备1主设备2从设备x从设备y地址总线控制总线数据总线空闲信号恢复信号恢复地址期数据期空闲总线空闲响应/启动发地址y不响应数据传输数据传输信号恢复信号恢复不能使用总线y(主设备2所发)R/W(主设备2所发)Data总线周期地址期数据期主设备212二、总线仲裁*仲裁策略：考虑优先级、保证公平性。1、集中式仲裁--通过集中的总线仲裁机构实现(1)菊花链查询方式(又称串行链查询方式)

*仲裁信号线数量：3根(BR、BG、BS)；*仲裁信号线连接：各主设备的“总线请求”线BRi及“总线忙”线BSi用“线或”方式连接，“总线允许”线BGi串行连接；总线仲裁结构BG主设备0主设备1主设备nBSBRDBABCB注：①BR—总线请求线，BR=∑BRi，有效时表示有总线使用请求；

②BG—总线允许线，BG(i+1)in=BGiout；

③BS—总线忙线，BS=∑BSi，无效时表示总线空闲…回下页13*仲裁原理：采用轮询方式进行仲裁总线仲裁机构—

BR=1且BS=0时开始仲裁(使BG=1)，

BS=1时仲裁完成(BSi=1的主设备获胜)；主设备—被询问且有请求时获得下个周期总线使用权，即BSi=BGiin&BRi、BGiout=BGiin&～BRi；*特点：静态优先级仲裁，某主设备异常将导致BG链断开。转上页回下页∑BRi→

BRBR0BR1BR&BS#→

BGBG→BG0inBG0in&BR0#=BG0out→BG1in∑BSi→

BSBG0in&BR0→BS0BG1in&BR1→BS1总线空闲总线周期总线周期14(2)计数器定时查询方式(又称计数器查询方式)

*仲裁信号线数量：2根(BR、BS)+log2n根(BG)；*仲裁信号线连接：各主设备“设备号”信号线并行连接；*特点：静态+循环优先级仲裁，某主设备异常不影响仲裁。总线仲裁结构设备号主设备0主设备1主设备nBSBRDBABCB…转上页回下页*仲裁原理：采用定时查询方式进行仲裁总线仲裁机构—BR=1且BS=0时，开始仲裁(使“设备号”定时、循环变化)，BS=1时仲裁结束(BSi=1的主设备获胜)；└→响应延迟主设备—有请求且设备ID=“设备号”时获得总线使用权，即BSi=BRi&(设备ID=“设备号”信号?)；15(3)独立请求方式

*仲裁信号线数量：2n根(BR、BG)；*仲裁信号线连接：各主设备的BRi及BGi线独立连接；转上页总线仲裁结构主设备0主设备1主设备nBRnBGnDBABCBBR1BG1BR0BG0……*仲裁原理：

总线仲裁机构—

仲裁时机：∑BRi=1、总线空闲/总线周期结束前，仲裁算法：可为考虑优先级、公平性的算法，

仲裁延迟：固定延迟(不需要主设备参加)；主设备—不参与仲裁；回下页16*特点：动态优先级仲裁，算法灵活性大；

仲裁不需要设备参与，仲裁速度快。└→现在均采用独立请求仲裁方式！主设备1请求主设备2请求总线仲裁机构主设备1允许主设备2允许总线使用者t空闲总线周期主设备2仲裁主设备1仲裁总线周期仲裁总线周期主设备1仲裁注：①总线仲裁可与总线周期重叠(因总线周期、仲裁延迟时长固定)；②总线仲裁机构需侦测总线状态(与各设备间无BS线)。转上页17回下页回22页三、总线定时

指主从设备间传输过程的时间及控制方法，又称传输协议。*协议种类：同步、异步、半同步、分离式1、同步方式协议*信号线需求：“时钟”信号线CLK(用于操作控制及定时)*协议原理：

①主从设备传输过程的步骤约定以CLK为单位(控制)；②主从设备必须在1个CLK内完成约定的动作(定时)。*协议特点：要求各设备速度相近、距离短(否则有漂移)。CLK地址线数据线读操作线地址T1T2T3T4CLK地址线数据线写操作线地址T1T2T3T4数据数据182、异步方式协议(又称应答协议或握手协议)*信号线需求：“请求”信号线REQ、“应答”信号线ACK；*协议原理：传输过程的下一步骤在双方同意时进行。

协议步骤—请求、响应、撤消请求、撤消响应4个阶段；转上页回下页读操作例—地址数据地址线Addr命令线Read请求线REQ数据线Data应答线ACK下一个总线周期(主设备)请求线REQ

(从设备)应答线ACK请求响应撤消请求撤消响应

注：①请求条件—从设备准备好(空闲)、主设备有传输需求时；②响应阶段—指从设备接收到命令及地址后，内部数据操作延迟；③撤消请求—指主设备接收ACK延迟及(读操作)接收数据延迟；④传输结束标志—指主从设备自身控制信号已撤消为标志。19*协议子类型：全互锁、半互锁、不互锁方式；*协议特点：对设备速度、距离无要求，但传输周期长；如何减少握手次数？←┘转上页(主设备)请求

(从设备)应答*(a)全互锁方式请求

应答*①(b)半互锁方式注：①--从设备估计的主设备接收延迟(传输及主设备接收数据延迟)；请求

应答②①*(c)不互锁方式

②--主设备估计的从设备响应延迟(传输及从设备处理数据延迟)；*--主设备撤消请求信号后可进行其它工作(如CPU进行REG间操作)，主设备观察到响应信号无效时方可进行下次传输。20五、总线标准

指设备与总线连接及传输时，应遵守的协议与规范。不同时期流行的总线标准不同，总线标准与器件技术有关。1、ISA总线标准

--IndusryStandardArchitecture

兼容并扩展了PC总线(20位A及8位D)的一种总线标准。*特性：24根地址线、16根与地址分时复用的数据线；支持半同步方式传输，CLK≤8MHz；支持常规读写、块传输及特殊操作模式。CLKA23～A16AD15～AD0MEM/IO读地址T1T2T3T4数据地址CLKA23～A16AD15～AD0MEM/IO写地址T1T2T3T4数据地址回下页212、PCI总线标准--PeripheralComponentInterconnect*特性：32根分时复用的地址/数据线(可扩展至64根)；采用半同步方式传输，CLK≤66MHz；支持多主设备的常规、特殊及块传输模式。地址2数据2CLK帧周期线地址线读操作线主设备就绪数据线从设备就绪数据3数据4数据5注：①块传输周期长度由“帧周期”信号决定；②设备内部不停地将首地址递增/递减。转上页△总线标准的发展趋势：交换机式的点-点互连总线标准，如USB、PCI-Express、InfiniBand等。22总线互连结构一、总线互连结构1、单总线结构*单总线结构：系统中只有一种总线的互连结构。└→指总线标准*系统总线定义：系统中各模块间相互连接的总线。*特征：控制简单、可扩展性强；但传输性能较差(最慢部件的传输性能)。回下页CPUMEM显卡SystemBus早期(如PC/XT)的单总线结构注—扩展总线与系统总线为同一总线标准，仅所在位置不同I/OI/OCPUMEM显卡…SystemBusI/OI/O扩展总线接口I/O插槽I/O插槽扩展总线……232、多总线结构*提高传输性能的方法：MEMCPU显卡集成外围控制器扩展总线接口…IO插槽IO插槽SystemBus②采用多总线结构，不同速度模块连接到不同总线上；③改变I/O方式，使MEM可与IO模块直接通信。注：①系统以MEM为核心，多数模块均需要与MEM通信；②中断控制器为从设备，是中断传送方式的中断请求管理机构；

③DMA控制器是主设备，直接控制MEM与I/O模块间的数据传送。MEMCPU显卡中断控制器磁盘控制器音频部件DMA控制器…扩展总线接口……SystemBus转上页①采用集成电路技术，关联模块尽量集成在同一芯片中

└→模块间传输不受总线标准限制24*多总线结构：系统中有两种(及以上)总线的互连结构；└→总线标准、总线性能不同不同总线间通过“桥”进行连接。(1)双总线结构增加MEM总线(→CPU访存性能有较大提高)；*系统内总线命名：常称为CPU总线及局部总线。└→常用总线标准命名MEMCPU显卡集成外围控制器扩展总线接口…IO插槽IO插槽SystemBusMEMBus双总线模型图MEMCPU显卡集成外围控制器扩展总线接口…IO插槽IO插槽局部BusCPUBus双总线结构图(如80386微机)Bridge*“桥”的作用：①所连上级总线的操作传递机构；②所连下级总线的操作控制结构(总线控制器).回下页25(2)三总线结构再增加I/O总线(→进一步提高访问IO设备的速度)；*系统内总线命名：有CPU总线、局部总线及IO总线3种。ME