第4章 组合逻辑题目

4.7组合逻辑电路中的竞争－冒险现象在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。一.竞争－冒险的概念2/3/20231原因：主要是门电路的延迟时间产生的。干扰信号二.产生竞争－冒险的原因2/3/20232三.检查竞争－冒险的方法只要输出端的逻辑函数在一定条件下能简化成或则可出现竞争－冒险现象。2/3/20233当B=C=1时，Y＝A+A′存在竞争冒险当A=C=0时

存在竞争冒险图(a)图(b)2/3/202344.7.1消除竞争-冒险现象的方法一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到VTH以下。二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。2/3/20235三、修改逻辑设计例：2/3/20236本章小结4.8MSI组合逻辑电路的分析返回结束放映4.8.1分析步骤4.8.2分析举例2/3/20237复习十六选一的数据选择器应有怎样的输入、输出、选择、控制端？如何用两片八选一数据选择器构成十六选一数据选择器？如何利用八选一数据选择器实现四变量组合逻辑函数？2/3/202384.8MSI组合逻辑电路的分析

MSI组合逻辑电路的分析：以中规模集成器件为核心的组合逻辑电路的分析。本节将MSI电路按功能块进行划分，逐块分析各功能块电路，最后得出整个电路功能的分析方法，这种方法称为功能块级的电路分析，适用于更加复杂的逻辑电路分析。

返回2/3/202394.8.1分析步骤功能块组合逻辑电路分析流程图

分析步骤（1）划分功能块（2）分析功能块的逻辑功能（3）分析整体逻辑电路的功能逻辑电路图划分功能块分析各块功能分析整体功能返回2/3/202310（1）划分功能块首先根据电路的复杂程度和器件类型，视情形将电路划分为一个或多个逻辑功能块。功能块内部，可以是单片或多片MSI或SSI以及扩展组合的电路。分成几个功能块和怎样划分功能块，这取决于对常用功能电路的熟悉程度和经验。画出功能块电路框图有助于进一步的分析。2/3/202311（2）分析功能块的逻辑功能利用前面学过的常用功能电路的知识，分析各功能块逻辑功能。如有必要，可写出每个功能块的逻辑表达式或逻辑功能表。2/3/202312（3）分析整体逻辑电路的功能在对各功能块电路分析的基础上，最后对整个电路进行整体功能的分析。如有必要，可以写出输入与输出的逻辑函数式，或列出功能表。应该注意，即使电路只有一个功能块，整体电路的逻辑功能也不一定是这个功能块原来的逻辑功能。2/3/202313例1、下图是由双4选1数据选择器74LS153和门电路组成的组合逻辑电路。试分析输出Z与输入X3、X2、X1、X0之间的逻辑关系。4.8.2分析举例电路图返回2/3/202314

（1）划分功能块本题只有一块MSI电路，可以只划分一个功能块。

（2）分析功能块的功能通过查74LS153的功能表，知道它是一块双4选1数据选择器。其中：A1、A0是地址输入端，Y是输出端；74LS153的控制输入端为低电平有效；数据选择器处于禁止状态时，输出为0。

解：2/3/202315下图中电路的输出端是Z，Z=1Y+2Y；输入端为X3、X2、X1、X0。当X3＝1时，2S＝1、1S＝0，数据选择器2处于禁止状态，而数据选择器1处于工作状态；当X3＝0时，数据选择器1处于禁止状态，数据选择器2处于工作状态。2/3/2023168选1功能框图

显然，电路构成了一个8选1数据选择器，其输出为Z，地址输入端为X3、X1、X0。原电路可用下图的功能框图来表示。2/3/202317（3）分析整体电路的逻辑功能把电路看成一个8选1数据选择器，可得出其的功能表。功能表X3X2X1X0Z0×××11000110011101001011011000110101110011110

分析电路的功能表，当X3X2X1X0为8421BCD码0000～1001时，电路的输出为1，否则输出为0。可见该电路可实现检测8421BCD码的逻辑功能。2/3/202318

例2、下图电路由4位二进制超前进位全加器74LS283、数值比较器74LS85、七段显示译码器74LS47及LED数码管组成的电路，请分析该电路的逻辑功能。2/3/2023192/3/202320解：（1）划分功能块电路可分成三个功能块：①加法运算及比较电路，②译码电路，③显示电路。（2）分析各功能块的逻辑功能①4位加法器74LS283S3S2S1S0是A3A2A1A0与B3B2B1B0的和，当＜1010时，比较电路输出YA＜B=1。2/3/202321②74LS47七段显示译码器的输出选中时为低电平，可以直接驱动共阳型LED数码管。

LT、RBI和BI/RBO是辅助控制信号。

LT是试灯输入，工作时应使LT＝1；

RBI是灭零输入；

BI是熄灭信号输入，

RBO是灭零输出，

BI和RBO在芯片内部是连在一起的。2/3/202322①当LT＝1,RBI=BI/RBO=1，数码管正常显示0～9①②BI＝0时数码管熄灭②③③RBI＝0且LT=1时，数码管灭0④LT=0时，数码管全亮④2/3/202323③显示电路由共阳型七段LED数码管构成，可显示十进制数0～9，R是限流电阻。电路中LT=1，而BI/RBO=RBI受控于YA<B，当BI/RBO=RBI

=1时，正常显示；当BI/RBO=RBI

=0时，数码管熄灭。2/3/202324

（3）分析整个电路的逻辑功能电路可以实现一位十进制数的加法运算，并由数码管显示相加的结果。当相加的结果大于9（即二进制1001）时，数码管不显示，处于灭灯状态。2/3/202325例3电路例3、下图是3-8线译码器74LS138和8选1数据选择器74LS151组成的电路，试分析电路的逻辑功能。仿真

2/3/202326解：(1)划分功能块电路可划分为两个功能块：①3-8线译码器74LS138，②8选1数据选择器74LS151。（2）分析功能块的逻辑功能

3-8线译码器74LS138和8选1数据选择器74LS151的逻辑功能，这里不再重述。

2/3/202327（3）分析整体电路的逻辑功能D0～D7和Y0～Y7对应相连，b2b1b0＝a2a1a0时，L＝1；否则，L＝0。该电路实现了两个3位二进制数的“相同”比较功能。2/3/202328例：设计一个电路，可以把带符号的二进制数（包括符号位在内共8位）变换为该数的补码。可供选择的集成电路为二进制加法器74LS283和其他门电路（数量均不限）。已知74LS283的图形符号如下图所示。（中国科学技术大学招研考题10分）2/3/202329解：设输入带符号二进制数为A7~A0，其补码为B7~B0。当A7=0时，输出与输入相同；当A7=1时，需要对输入码进行“求反加1”的运算。由7个异或门以及两片四位加法器74LS283构成，如图所示。2/3/202330例、用74138和最少的逻辑门设计一地址译码器，要求地址范围是十六进制00-3FH.分析：地址码共有64个，则译码输出端共有64个，需要八片3/8译码器（74138）。地址低三位接74138的地址输入端。高三位地址信号用来对八片74138寻址。电路图有如下两种形式：2/3/2023312/3/2023322/3/202333译码器真值表如下(输出低电平有效）：A5A4A3A2A1A0Y0Y1Y2…Y61Y62Y63000000011…111000001101…111……..………111110111…101111111111…1102/3/202334本章小结组合逻辑电路是一种应用很广的逻辑电路。本章介绍了组合逻辑电路的分析和设计方法，还介绍了几种常用的中规模(MSI)组合逻辑电路器件。本章总结出了采用集成门电路构成组合逻辑电路的分析和设计的一般方法，只要掌握这些方法，就可以分析任何一种给定电路的功能，也可以根据给定的功能要求设计出相应的组合逻辑电路。返回2/3/202335本章介绍了编码器、译码器、数据