阎石第五版第十章第五讲改革

第五讲一般时序逻辑电路的设计方法问题1：什么是时序逻辑电路的分析？给定时序电路，找出它的逻辑功能

问题2：时序逻辑电路分析步骤？⑴从给定的逻辑图写出每个触发器的激励方程(或称为驱动方程）⑵将驱动方程代入触发器的特性方程，得到每个触发器的状态方程。⑶根据逻辑图写出电路的输出方程。⑷根据状态方程及输出方程列状态转移表，状态转换图。(5)找出它的逻辑功能。逻辑电路CP脉冲输入信号状态变量输出变量变化规律问题3：什么是时序电路设计?求出实现这一逻辑功能的电路，结果应力求简单。电路最简的标准小规模集成电路：触发器和门电路最少，输入端数目也最少。中、大规模集成电路：数目最少、种类最少、连线最少。给出具体逻辑问题问题4：同步时序逻辑电路的设计方法？1.进行逻辑抽象，确定输入、输出变量；2.建立原始状态图，对多余状态进行合并；3.确定触发器数目n；

2n－1≤N≤2n4.列状态表（画卡诺图），求状态方程；5.触发器选型；6.根据驱动方程和输出方程画逻辑图；7.检查电路的自启动能力。一、同步时序电路设计二、逻辑电路自启动设计？1.顺序脉冲发生器的设计2.序列信号发生器的设计三、特殊时序电路设计一、同步时序逻辑电路的设计例1设计一个串行数据检测器，对它的要求是，连续输入3个或3个以上的1时，电路输出1，其它输入情况下，电路输出0。1.进行逻辑抽象，确定输入变量和输出变量。设该电路的输入变量为X，代表输入串行序列，输出变量为Z，表示检测结果。根据设计命题的要求，可分析出输入X和输出Z之间的关系为：X

011011111011Z

0000001110002.建立原始状态转换图状态是指需要记忆的信息或事件，用字母或符号表示该电路必须记住以下几件事：初始状态;收到了一个1；连续收到了两个1；连续收到了三个1,四个状态，规定：

S0：初始状态，表示电路没有收到1之前的状态。

S1：表示电路收到了一个1的状态。

S2：表示电路连续收到了2个1的状态。

S3：表示电路连续收到了3个1的状态。

S0S1S3S21/00/01/01/11/10/00/00/0Q1Q0X/Y３.等价状态合并若分别以Si和Sj为初始状态，加入相同的输入，电路产生相同的输出，并转换到相同的次态，则称Si和Sj是等价状态或等价状态对，记作［Si，Sj］。凡是相互等价的状态都可以合并成一个状态。此例中，S2和S3是等价状态。则可把原始状态转换图简化为：S0S1S21/00/01/01/10/00/0Q1Q0X/YS0S1S2

SnSn+1/ZX0S0/0S0/0S0/01S1/0S2/0S2/1４、确定触发器的数目，给状态编码。1）确定触发器的数目2）编码给状态编码，将逻辑功能问题转化为时序问题,再通过设计时序电路，实现所需逻辑功能可选：两位触发器的输出Q1Q0有00、01、10、11四种状态，000110S0S1S2代表：状态数M=3，21<3<22用两个触发器即将状态S用编码代替S0S1S2

SnSn+1/ZX0S0/0S0/0S0/01S1/0S2/0S2/1分解卡诺图，写状态方程Q1n+1=XQ1+XQ0５.填次态/输出卡诺图Q0n+1=XQ1Q0Z=XQ100/000/0XX/X00/001/0

10/0XX/X10/100011110XQ1Q00100X001X100011110Q1Q0Q1n+1X0100X010X000011110Q1Q0Q0n+1X0100X000X100011110Q1Q0XZ01Sn+1/Z卡诺图Q1n+1Q0n+1/Z６.确定触发器类型，写驱动方程和输出方程。用JK触发器，则状态方程化为：Q1n+1=(XQ0)Q1+XQ1驱动方程：J1=XQ0，K1=XJ0=XQ1，K0=1输出方程：Y=XQ1Q0n+1=(XQ1)Q0+1Q0Q1n+1=XQ1+XQ0Q0n+1=XQ1Q0Z=XQ1状态方程输出方程驱动方程：J1=XQ0，K1=XJ0=XQ1，K0=1输出方程：Y=XQ1７.根据驱动方程和输出方程画逻辑图Q1Q0&YCP11JC11K&1JC11K&X00011110Q1Q0X/Y1/00/01/01/11/10/00/00/0状态转换图表明，电路可以自启动。８.检查电路的自启动能力自学P316例6.4.1十三进制计数器的设计P323例6.4.3自动售饮料机的逻辑电路设计二、时序逻辑电路的自启动设计000001110100011110

X00/000/0xx/x00/001/010/0xx/x10/1次态为任意项的状态是无效状态。如左图中的11状态为无效状态。若使全部无效状态的次态为有效状态，则此电路必能自启动。000001110100011110

X00x001x1000001110100011110

X00x010x0检查该指定次态是否属于有效循环，便知该电路是否能够自启动。时序逻辑电路设计过程中，可以有意指定无效状态的次态为有效状态，即可直接设计出能够自启动的电路卡诺图化简中，任意项被包括在卡诺圈中相当于取值为1，反之为0。即化简时已为无效状态指定了次态。X=1时，11的次态为10三、特殊时序逻辑电路的设计特殊时序电路设计？顺序脉冲发生器的设计序列信号发生器的设计1.顺序脉冲发生器的设计顺序脉冲发生器？能给出一组在时间上有一定先后顺序的脉冲信号的电路作用：用这组脉冲形成所需要的各种控制信号。电路组成：用移位寄存器构成用计数器和译码器构成1）用移位寄存器构成环形计数器工作在每个状态中只有一个1的循环状态时它就是一个顺序脉冲发生器1DC1FF1Q11DC1FF2Q21DC1FF3Q31DC1FF4Q4D1CP初始状态为Q1Q2Q3Q4=1000输出波形如下：CP23456781910Q1Q2Q3Q4优点：结构简单缺点：触发器数目多，设计自启动反馈电路2）用计数器和译码器组合实现（1）由计数器与译码器直接构成电路：时序图：缺点：存在竞争冒险现象当Q2Q1Q0：001010P0=Q2’Q1’Q0’若Q0先翻转为0，而Q1还未翻转为1，存在竞争出现了冒险现象,使P0=1什么时候会有竞争冒险现象?CP的顺序触发器现态Q2n

Q1n

Q0n0O001O012O1030114100510161107111二个触发器同时翻转三个触发器同时翻转以P0为例分析只有Q2Q1Q0=000时P0=1若Q0、Q1先翻转为0，而Q2后翻转为1，也出现了冒险现象,使P0=1（2）由计数器与译码器构成，加选通信号控制电路：时序图：选通信号控制端工作原理：CP=0时计数器不工作，译码器工作，克服了竞争冒险现象CP上升沿时计数器工作，状态开始变化，译码器不工作，CP=1时译码器不工作，计数器有足够时间翻转；（3）由扭环形计数器与译码器构成扭环形计数器输出状态变化时不会同时有两个触发器翻转避免了竞争冒险现象000010000001111011001111001101111DC1FF1Q11DC1FF2Q21DC1FF3Q31DC1FF4Q4D1CP由扭环形计数器与译码器构成电路2.序列信号发生器电路的设计用计数器和数据选择器组成用带反馈的移位寄存器构成一组特定的串行数字信号称为序列信号，产生序列信号的电路称为序