实验微机第三次同组人员

082766吴园周微机第三次实验同组人员：打开电脑进入dos系统,输入check.exe得到端口资源IOY0:D800IOY1:D840IOY2:IOY3:D83F(64B)D87F(64B)D8BFD8FFMEMMY0:MY0:MY0:MY0:DEFFFFFFINTR FBH 实验3-1基本I/O接口电路设计实验目掌握基本I/O接口电路的设计方法熟练汇编语言I/O端口操作指令的实验设PC微机一台、TD-PIT+实验系统一实验内利用三态缓冲器7424574S374设计微机总线和外部设备的数据通道，实现微机对外部输入数据的和对输出数据的输出。用开关及D显示单元的开关和数据灯作为输入和输出显示设备，将读到开关的数据显示在数据灯上。实验原输入接口设74245是一种8通道双向的三态缓冲器，其管脚结构如图1所示。R引脚控制缓冲器数据方向，R为1表示数据由[7:0]至B7:0，R为0表示数据由B7:0]至7:0。G引脚为缓冲器的片选信号，低电平有效。174LS245双向三态缓冲器管脚输出接口设74LS3748通道上沿触发锁存器。其管脚结构2所示。D[7:0]为输入数据线，Q[7:0]为输出数据线。CLK引脚为锁存控制信号，上升沿有效当上升沿到时，输出数据线锁存输入数据线上的数据。OE引脚为锁274LS374上沿触发锁存器管脚输入输出接口用74245和74L374R和片选信号CS相“或”来控制输入接口74245的使能信号GW和片选信号CS相“或”来控制输出接口74LS374的锁存信号CLK实验系统中基本输入输出单元就实现了两组这种的电路，任意A组的电路连接如图3所示。374LS24574LS374组成的输入输出接口电实验说明及步本实验实现的是将开关7:0的数据通过输入数据通道读入CU的寄存器，然后再通过输出数据通道将该数据输出到数据灯显示，该程序循4参考实验接线如图5所示。确认从PC机引出的两根扁平电缆已经连接在实验平台上参考图5所示连接实验线路首先运行CHECK程序，查看并记录与片选信号对应的I/O端口运行程序，拨动开关，数据灯显示是否正确4基本I/O接口设计实验参考程序流程5基本I/O接口设计实验参考接线实验3-2地址译码电路设计实验目学习3-8译在接口电路中的应用掌握地址译码电路的一般设计方法实验设PC微机一台、TD-PIT+实验系统一实验内用74LS138译设计地址译码电路并用其输出作为基本输入输出单元的片选信号，使用设计的端口地址编写程序，实现数据的输入实验原微机接口电路中，常采用74LS138译来实现I/O端口或器的地址译码。74LS1383个输入引脚、3个控制引脚及8个输出引脚，其管脚信号如图63个控制信号有效时，相应于输入信号A、B、C图674LS138译管32位扩展系统总线上有一个IOM/信号，该信号为低电平时指示当前操作为I/O操作，为高电平指示当前操作为器操作，它和译不同的连接可以用来区分是I/O端口译码还是器端口译码。32位总线地址是由A2开始，所以地址是以4字节边界对齐的。实验系统的I/O地址空间共有256偏移地址一般从00H～FFH。起始地PC机系统分配，可以用CHECK程序读出。所以设计地址译码电路，主要是针对低8位地址线译码，得到偏移在00H～FFH之间的端口。本实验要求不使用总线上的片选信号，自行设计端口偏移地址分别为C0H～DFH和E0H～FFH的译码电路然后用译码输出作为基本输入输出单元的片选。编写程序，完成I/O数据操作。实验参考线路如图3-2-2所7地址译码设计实验参考接线实验步确认从PC机引出的两根扁平电缆已经连接在实验平台上按图7所示连接实验线路首先运行CHECK程序，查看I/O端口始地址利用设计好的端口地址编写程序，然后编译运行程序，拨动开关，数据灯显示是否正确实验目

实验3-3器扩展实学习静态器操作原理学习32位总线器接口电路设计掌握不同总线字节宽度器的编程方法实验设PC微机一台、TD-PIT+实验系统一实验内在32位扩展系统总线上分别进行32位器扩展和8位器扩展连接。编写程序，将PC机内存中的一段数据传送至扩展的器中。并进行规则和不规则双字读写操作以及不同的总线字节宽度指令操作，实验原SRAM62256介器是用来信息的部件是计算机的重要组成部分静态R是由MOS管组成的触发器电路，每个触发器可以存放1位信息。只要不掉电，所的信息就不会丢失。因此，静态RM工作稳定，不要外加刷新电路，使用方便。但一般RM的每一个触发器是由6个晶体管组成，RM的集成度不会太高，目前较常用的有616（2K×8位，626（8K×8位和6225（32K×8位62256RM有32768个单元，每个单元为8位字长。62256的引脚如图8所示，WE、OE、CE的共同作用决定了的运行方式。862256引脚32位总线的器接32位扩展系统总线提供XA2～XA23、BE0～BE3信号为器提供确定当前操作中所涉及到4字节单元中的那个字节BE0对应D[7:0]，BE1对应D[15:8]，BE2对应D[23:16]，BE3对应D[31:24]。其对应关系如1所示。表1BE[3:0]指示和数据总线有效对照SRAM实验单元中，使用了462256SRAM4×8bits，位器体分为0体、1体、2体和3体，分别为字节使能线BE0，BE1、BE2BE3选通。其电路结构9所示图932位器单元电路结构32位器操在器中，从4的整数倍地址开始存放的双字称为规则双字。从4的非整数倍地址开始存放的双字称为非规则双字CPU规则双字只需要一个总线周期，BE0BE1BE2和BE3同时有效从而同时选通01、2和3四个体。例如 MOV[0000],MOV两次规则双字操作对应的时序如图10所示图1032位器规则双字操作时序CPU非规则双字需要两个总线周期通过BE0BE1BE2和BE3在两个周期中选通不同的字节。例如从4的整数倍地址加1的单元开始访周期地址递增，BE0有效，剩余的一个字节。然后自动将4个字节组例如 MOV[0001],MOV[0005],两次非规则双字操作对应的时序如图11所示图1132位器非规则双字操作时序8位器操在32位总线上可以进行8位器的操作，允许CPU用字节指令进行。这样的操作相当于32位总线上其它3个字节不。如图9中只对0体器(62256-0)进行操作，其它3个器的数据线不连接，字节使能始终是BE0有效，4字节空间只最低的1个字节。实验说明及步实验系统的器空间共有16MB，偏移为000000H～FFH。起始地址由C机系统分配，可以用CHECK程序读出。分配的器空间远大于1MBCU的保护模式下操作。实验程序要按照保护模式程序结构编写，在集成环境里的保护模式调试平台上运行程序流程如图12所（a图表示32位器操作b图表示8位器操作。实验接线如图13和图14所示(a)32位器操作 (b)8位器操作图12器扩展实验参考程序流程图图1332位器扩展实验参考接线图148位器扩展实验参考接线实验步确认从PC机引出的两根扁平电缆已经连接在实验平台上按图13或图14所示连接实