半导体概论-中文

半导体概论何谓半导体

?半导体?在常温下，导电实力介于导体和不导体之间的物质.

良导体

:电性能和热性能好的物体。

不导体

:完全不能导电和传热的物体。（绝缘体）SEMI+CONDUCTOR导体半2/39

何谓半导体

?

半导体

(Semi-Conductor)-原本不通电，但在一些

(?)条件下具有导体特性的物质

(一些条件

-光,热,掺杂物

(Dopant))

导体绝缘体半导体导电性能好导电率很大具有导体和绝缘体的优点比电阻约为(

电阻率)为导体和绝缘体的中间值半导体特点-通常温度上升时导体的阻抗增加，但半导体反而减小。-依据掺杂于半导体中掺杂物的量可调整阻抗。-也可起把沟通电转换为直流电的整流作用。-若半导体受到光，则阻抗减小或者可以产生电流。-大部分为晶体，但也有无定形的(Amorphous).导电性能差导电率几乎为Zero3/39半导体的发展半导体的发展真空管晶体管集成电路(IC)4/39半导体的应用领域

依据半导体的运用领域分类

家庭

TV,洗衣机,冷藏库,计算机,微波炉,自动照相机.电子钥匙,空调,lighter的电压倍频电路,自动自手缝纫机等用于生活便利化,电力消耗的节减,智能化

工厂

产业用机器人,自动限制装置,自动测定装置

医院

人工心脏,计算机断层摄影,X县摄影装置,体液分析装置

汽车,飞机等

引擎限制器,速度计,燃料报警装置,自动导航装置,灯光限制,汽车雨刷

广播局

麦克风,送信装置,收信装置,各种播放装置

其他

自动检票,电子付费机,雷达,电梯,导弹,计算机,电子表,自动检测仪,

家电用

TV,洗衣机,微波炉,空调,自动照相机

汽车

引擎限制,灯光限制,汽车雨刷

玩具

游戏机,照相机

住宅器械

自动门,自动照明,电子钥匙,防犯防火装置

自动仪器

自动贩卖机,自动车床,产业用机器人,自动制造仪

测定仪

自动测定装置,数据记录装置

5/39数码产品游戏机移动通讯产品计算机半导体的应用

办公器械

台式及便携式计算器,金钱记录仪

邮局,银行终端装置,现金拨款机,电子付费机

限制器械

交通限制,自动检票,电梯,船舶方向的调整,自动导航装置

医疗器械

患者监视器,人工心脏,X线照明装置

防卫产业用

坦克,导弹,雷达,飞机,大炮,通讯

信息处理器械

传送装置,CRT终端,打印机,电子计算器

农业器械人工栽培,人工饲育,自动检测仪器

利用半导体性质的领域

阻抗随温度变更的性质

冰箱,微波炉,空调,自动供暖引擎限制,防火装置,防犯装置,植物自动栽培,自动门等

阻抗随光线亮度变更的性质

自动照明,内窥镜,自动运用装置等

阻抗随压力变更的性质校内广播,电话,音响器械等6/39SERVERDESKTOWER,NOTEBOOKNETWORKSOFTWARE半导体产业特点尖端核心零部件产业–装备/设备Timing产业–难以预料市场变更高增值,高成长产业高Risk产业–初期投资规模大(数千亿~数兆元)代表性技术集中型产业(尖端人才)7/39半导体产业的分类分类特点主要企业综合半导体

设计,

加工,

组装,

行销

需要大规模

R&D及设备投资因特尔,三星,Hynix,Micron.NEC专业组装专门组装加工的wafer/封装需要积累下来的经验并确保客户ATK,ChipPAC

,东部,ASE铸造厂专门加工wafer及制造芯片

初期设备规模大,生产规模适当TSMC,UMC,东部专业设计无生产设备，

专门设计需要人才

及设计技术力量Qualcomm

,Altera

,

Xilinx

依据半导体制造形态的分类8/39HSSL产品的种类MemoryDRAMSRAMFLASHSystemICLCDDriverICMicroControllerUnitCMOSImageSensorLogicDevices挥发性Memory制品(运用于ComputerMemory等处)EDO,SDR,DDR,DDR2,GraphicDRAM挥发性Memory制品(运用于手机等处)PseudoSRAM,SlowSRAM非挥发性制品(MP3,手机等处运用)NorFlash,NANDFlash驱动LCDPanel的驱动IC麦克用的制品STB,Bluetooth,RFPLL,LIC等.光能量与电信号转换的显示传感器1个

CPU

chip,memory,做成装置内部的各种预制回路内脏的Computer制品.9/3910/392010世界半导体厂商排名10/392010世界半导体厂商排名HSSL的半导体技术头发

:70㎛0.1㎛＝100nm=1/10,000mm⇒头发的

1/70070㎛11/39半导体种类

存储器半导体–“记忆功能“DRAM–只能记忆一段时间(Refresh)闪存–长期记忆(断电也能维持记忆)非存储器半导体–“想“微型处理器(CPU),Alphachip订购型半导体(ASIC)–把确定电子产品特性的主要功能设计到一个CHIP内电子产品企业托付半导体公司制作例)快捷拨号盘,除噪功能,短路防止技术等12/39

何谓Memory?Memory分类▶VolatileMemory:除去电源时Data将消逝的Memory(RAM)-DRAM(DynamicRandomAccess)–MainMemory-SRAM(StaticRandomAccess)–Cache,游戏机▶Non-volatileMemory:即使电源Off也能保持Data(ROM)-MaskROM–Noterasable(电子词典,电子乐器,游戏机)-EPROM-ErasedbyUV-EEPROM–Electricallyerasable&ProgramROM-FlashMemory–克服EEPROM的界限(存储大容量信息)可替代HardDisk

13/39DRAM的概要

○.DynamicRandomAccessMemoryDynamic–动感且变更多(若断电Data将消逝)Random–可读写Access-访问DataMemory-记忆元件○.DRAM的特点单位记忆元件(Cell)–1TR&1CapRefreshAddressMultiplexHighDensityWLBL14/39DRAMFLOOR15/39

半导体概要(原理)

○.半导体元件的组成要素

(电特性)-电子

(Electron)–Negative/N-type-孔

(Hole)–Positive/P-type

○.半导体材料-Si,Ge,GeAs,GeP-多运用硅的理由(耐热/易求(沙,石,玻璃等)/稳定-氧化物)Ex)沙->多晶体硅->单晶体硅

发光二极管

半导体激光

高频振荡元件16/39

半导体主材料

(Si)Silicon(Si–硅

)–周期表上的

4B族,碳族元素，非金属元素元素记号

:Si原子记号

:14原子量

:28.085熔点

:1414℃沸点

:2335℃比重

:2.33(18℃)在自然界并不以玻璃形式存在，而是以氧化物、硅酸盐等形式存在作为岩石的主要组成部分，在地球中的含量仅次于氧气.穗,竹子,香草

/硅藻类/动物的翼毛,脚趾甲,海面等中含有硅元素钻石结构，空气中常温下稳定，但加热时与氯、氧气、氮气等反应.硅石通常在电炉中利用木碳或者焦炭还原而得。(99%)–

半导体材料纯度

:Six-nine/Tennine半导体主原料

–晶体管,

二极管钢铁材料

–

硅化铁

(70%),高硅铁

(15%),电信,电话线

(4.5%)

铝合金17/39

半导体制造

Overview

沙子变成金

…半导体设计Wafer制造检查/TestChip制造封装/PKGDiffT/FPhotoETCHC&C制造YA/PI/FA单晶体的生长Ingot制造Wafer切割Wafer表面研磨电路设计CAD操作DesignArchitectureEPMPt1,Pt2Hot/ColdFEOG检查DieSawingDieAttachGoldWiringPlasticMoldingPKGTest/检查18/39

半导体的3大原材料1)Wafer2)Mask(掩膜)3)引线框

(LeadFrame)

作为制造半导体的硅基板(Wafer)，可通过工程实现期望的电路

使其具有电特性.200300mm(8INCH12INCH)

为了在Wafer上印制所希望的电路而设计的底片，通过拍摄该底片在Wafer上

制作电路.

作为用于连接完成的wafer芯片(chip)和其他电路的连接线的制作基础，运用导电性好的铜丝.19/39半导体的制造工程◈半导体由原材料、装备(设备)、好用程序(去离子水,化学药品,气体,电)等制作而成.1)基本概念图晶片掩膜引线框电路设计工程FAB工程封装工程测试工程半导体IC投入原材料并经工程处理制造IC的半导体制造过程原材料INPUT工程(加工)PROCESS产品出货/销售OUTPUT20/39半导体制造Flow由沙子制造出高纯度单晶体硅晶的过程制造Wafer设计实现于Wafer上的电路的过程电路设计将所设计的电路按不同层次画在玻璃掩膜上的过程制作掩膜在Wafer表面形成不同类型的膜，重复利用已生成的掩膜有选择地切割特定部分的操作，从而构成电路的全过程。简称FAB。Wafer加工(Fabrication)将Wafer上的芯片切割成单个并与引线框相结合组装成成品的过程

组装(Ass’y)测试成品是否正常工作的过程

测试(Test)21/39Wafer(BareWafer)制造

FlowPolysilicon将Ingot所需原辅料投入到

GowerCrystalgrowing在高温下将Polysilicon熔化为液体状态后

渐渐冷却从而制成单晶体锭(Ingot)Evaluation分析和评估生长的单晶体是否符合要制造的产品特点Slicing将单晶体锭(Ingot)切割为Wafer形态Lapping进行Wafer厚度减薄操作和平面化操作Etching去除Wafer表面的

Damage及掺杂物22/39HeatTreatment高温加热Wafer后急速冷却，从而调整Wf阻抗Polishing维持Wafer表面的平面度并限制厚度Cleaning去除Polishing工艺中产生的掺杂物Inspection检查Wafer表面的Particle或者污染状态Packing只允许通过测试的产品出货23/39

半导体

FabProcessFlowMask制作OxidationPRCoatingExposeDevelopETCHIonImplantCLNCVDCMPF/OMetalDepositionAssembly25/39Photo(Lithography)在玻璃衬底上形象化半导体的微细Pattern运用曝光系统将设计者制作的电路投影到Wafer上面的工程PRCoatingExposeDevelopmentEtchingPRStripMask制作过程PhotoProcessing26/39Etching(蚀刻

)对于未进行Masking的部分，运用Plasma(Chemical)选择性地去除期望部位的PatternPostMaskAfterPRStrip/CleaningEtchingDryEtchingSystemDryEtching在Chamber内通过Gas和电场的相互作用形成Plasma,通过基于Plasma和

Radical的物理,化学反应蚀刻期望的LayerAnisotropicEtch(各向异姓

)WetEtching基于WetChemical的蚀刻IsotropicEtch(无方向性)难以限制CD最近几乎不被接受27/39Diffusion(扩散)Diffusion-与气体,固体,液体等物质无关，只因浓度差而引起物质移动的现象半导体Apps–IonImplantation:Si衬底,Layer内注入掺杂物后因后续热工程而扩散-Oxidation(氧化):Si衬底内的O2,H2O扩散导致形成Si02(Wet/Dry..高温)-CVD(化学气相蒸镀):在确定温度、压力下将含有所希望的薄膜元素的Gas引到衬底表面，并通过衬底表面的化学反应而完成的蒸镀28/39ThinFilm(薄膜)Device上蒸镀疏通电信号所需的金属配线以及形成配线间绝缘所需的氧化硅膜,氮化硅膜等的工程在半导体Process上指在wafer表面形成Oxide,Al,Au等膜的工程.即,Oxide薄膜是为了从内部物理作用爱护具有必要特性的芯片，Al薄膜则用于连接单位元件间电特性。Metallization(Sputtering)PVD(PhysicalVaporDeposition)-Evaporation-Sputtering(Metalthinfilms)HDPCVD概略图APCVD/SACVD/LPCVDbyPressureThermalCVD/RTCVD/PECVD/HDPCVDbyReactionenergy29/39C&C(CMP&Cleaning)Cleaning–

通过去除Device工作时可能造成影响的各种污染物质(Organic/MetalImpurity,P/T等

)

及制造工程中产生的各种附产物提高元件的电特性CMP(ChemicalMechanicalPlanarization)-通过基于化学因素和机械作用的Grinding(研磨)

对阶梯覆盖大的工程进行平面化并且在必要时实施各元件间的

IsolationChemical因素

–通过Slurry化学反应Mechanical因素

–

机械压力和旋转力WhyCMP?Photo–DOFmargin/ResolutionWorseEtch–Variation增加Interconnection–BadStepcoveragePreCLN/PostCLN整个半导体工程中约有60Step的Cleaning(APM/SPM/HF/BOE/Solvent等..)30/39FoxP1BPSG-1BPSG-21stPlugPolyP22ndPlugPolyP3p4BPSG-3M1CM1IMO1SOGIMO2M2CM21stPass.2ndPass.PIXDRAMProcess–Crosssection31/39Assembly(PKG)ProcessFlowDieSawingDieAttachWireBonding

Molding/SealingPKGTest沿着S/L切割Wafer内制造的各Die。

切割工具主要运用Diamondtip。在Wafer内只取出GoodDie并固定在Flame上。连接Die内金属PAD和Frame的外部引脚。

用于Bonding的导线为阻抗特别小的Gold或者Al，

厚度为头发粗细的1/10左右。为了从外部冲击或者Noise爱护半导体，运用环氧树脂或者陶瓷

将Die的外廓厚厚地裹住。TOPVIEW34/39从Wafer加工到封装平面芯片(chip)切割chipAttach)引线接合引线接合成品MODULE–

成品35/39TOPVIEW半导体产品

36/39各组业务安排及功能探讨所产品开发元件先行工程组新产品稳定化产品开发工程组Fab技术组制造DEVICE特点制造技术区分业务

Scope

-ProcessIntegration-PCM/EPM-大规模生产的移交

/TR最优化

-FailureAnalysis&Feedback(设计,开发元件,制造,制造技术,Test)-工程变更

Control(PCCB)-InlineDef.Control(IA)-InlineProcessPara.Control(CD,Overlay,THK,RSEtc)

-新Material及个别process开发及探讨-进行大规模生产所需设备的Set-up及最有条件的Tuning大规模生产的移交干脆生产Wafer产量Die产量WipMovementTAT主要管理指数-ProbeTestYLD-PKGTestYLD-Quality(LQ/NQ/HQ)

设备启动率各设备的Process最优化大规模生产Capa-up最优化Process所需的试验支配制造组制造本部工程管理组

制造技术组产品开发大量生产元件/TEST产品组37/39收益率

(Yield)何谓收益率?半导体技术力气的重要综合评估指数半导体公司的竞争力收益率可用一句“不合格率的反义词”来说明.若如图表示半导体制造过程,则投入量(Input)与制造出的输出量(Output)之间的比率即为收益率.若Input为100时经过“处理”产生的Output为80，则收益率为80.将半导体产业说成提高该收益率的斗争并不为过.半导体收益率依据各制造阶段分为FAB收益率,Probe收益率,PKG收益率,把此三种收益率加起来即可成为CUM收益率.处理(Process)38/39PackageEducationMaterial128MDDRx32128MDDRx321.PACKAGE定义2.PACKAGETREND3.PACKAGETYPE4.TSOPPACKAGE5.FACE-UPFBGAPACKAGE6.FACE-DOWNFBGAPACKAGE7.uBGA(MicroBallGridArrayPackage)8.PACKAGERELIABILITY9.JEDEC(半导体标准化工具)<Content>MODULEPKGTESTPROBETESTPACKAGEPKG(Package)定义及机能为Device(Chip)的SystemApplication起中间媒介体(Inter-Link)作用.在System运用环境中爱护Device防止热/水分/冲击，确保FieldReliability。使EndUser(SystemMaker,BoardMaker)可以顺当SMT(粘贴)确保Outer接头.半导体工程总体来分可分为Fabrication,Package,Test,Module。

Fabrication是形成

Wafer上的精密电路的，把这样形成的Wafer粘贴到我们看到的

(一般是黑色)MotherBoard上，使之发挥性能的作业称之为

Packaging。Packaging最近多称为Assembly，又被称为

装配(工程)。1.PACKAGE定义FAB3DPKGPGAQFPBGA/μ-BGAWLCSPDIPFlipChip/MCPTSOPSOJTABTQFPCSPZIPWLCSP(OmegaCSP)1980’s1990’s2000’s2.PACKAGETRENDPCBusedCERAMIC/METALOTHERS1SIDES2SIDESZIPZig-zagIn-linePackage

SHPSurfaceHorizontalPackageSVPSurfaceVerticalPackage

S3.PACKAGETYPEⅠ-SUMMARYDIPDualIn-linePackageABBRIVIATIONP-DIPPlasticDualIn-linePackageSOJSmallOut-lineJ-formedPackageSOPSmallOut-linePackageSOICSmallOut-lineIntegratedCircuitTSOPThinSmallOut-linePackagesTSOPShrinkThinSmallOut-linePackageFULLNAMElLEADlJGullGullGullGull4SIDESPLCCPlasticLeadedChipCarrierMQFPMatrixQuadFlatPackageLQFPLowProfileQuadFlatPackageTQFPThinQuadFlatPackageJGullGullGullSABBRIVIATIONFULLNAMELEADPBGAPlasticBallGridArrayBallLGALandGridArrayBallBLPBottomLeadedPlasticpackageQFNQuadFlatNo-leadPackageGullGullFBGAFinepitchBallGridArrayBallWFBGAWindowFinepitchBallGridArrayBallLCCLead-lessChipCarrier

CLCCCeramicLeadedChipCarrierSBSideBrazepackage

PGAPinGridArray

TCPTapeCarrierPackage

TABTapeAutomatedBondBCCBumpedChipCarrier

MOSTMicrospringOnSiliconTechnology

WLCSPWaferLevelChipScalePackage

MCPMultiChipPackage

MCMMultiChipModule

DIPZIPQFP/TQFP*DualIn-linePKG:因Pin插入行(ThroughHole)

可以说是PlasticPKG的元祖

*Device:ROM*Zig-ZagIn-linePKG:PKG单方向

Lead因是Zig-Zag形态，需竖着粘贴*Device:DRAM*(Thin)QuadFlatPKG:PKG在4个方向都有Lead，

I/Ocount300Pin以上可能.*Device:DRAM,SystemI.CLCC*LeadlessChipCarrier:把QFP的

Lead形态和SOJ

紧密J-Form的弯曲PKG.*Device:SystemI.CSOP*SmallOutlinePKG:PKG两边有GULL-FORM的

LEAD的表面粘贴型

PKG.*Device:ROM,SRAM*SmallOutlineJ-leadedPKG:作为SOP的一种，LEAD呈J字

型FORMING好的表面粘贴型

PKG.*Device:DRAMSOJPLCC*PlasticLeadedChipCarrier:PLASTICQFJ或称为

PLASTICLCC*Device:Flash,SystemI.C*CeramicLeadledChipCarrier:CERAMICQFJ也称为

QFJ-GPKG层面四面有

J-FORM

LEADCLCC3.PACKAGETYPEⅡ*TapeCarrierPKG:利用TAB(TapeAutomatedBond)技术,在Film排线部位粘贴Chip*Device:LCDDriver,Camera内部ChipPGA*PinGridArray:在PKG面嵌入Pin的形态，主要以CeramicPKG材料进行单品供应，特性优秀，高价产品粘贴。*Device:CPU,SystemI.CTCP=TABQFN*QuadFlatNo-leadPKG:在PKG4个方向上有Lead，在

PKGBody上Lead完全附着，无

突出部位。*Device:SystemI.CGQFP*Guide-ringQFP:为了爱护FinePitchQFP的Lead防止受到外部冲击，在Lead外部设置Ring.*Device:SystemI.CBQFP*BumperQFP:为了爱护FinePitchQFP的Lead防止受到外部冲击，在PKGCorner形成突出部位.*Device:SystemI.CSVP*SurfaceVerticalPKG:把Lead放置在一边，可以垂直制作的

PKG(水平型:SHP)*Device:RambusDRAM*BottomLeadedPlacsticPKG:Hynix半导体开发，和富士通

(SON)同时推动JEDEC规格化的PKG.在底面有Lead，去掉Lead不良，提高了粘贴密度。BLPPIGGYBACK*附着Socket的Ceramic

或者称为

PlasticPKG。3.PACKAGETYPEⅢBGALGA*BallGridArrayPKG:为了克服QFP的I/OCount界限

在PKG面附着

SolderBall*Device:DRAM,SystemI.C*MicroSpring*作为在WaferLevel上进行的CSP,在Formfactor(美)开发后本公司和技术协议完毕.*Fab后工程(Metal再支配等)及WireBond技术应用.U-Spring*Omega

ChipScalePKG:作为本公司开发的

WaferLevelCSP,Wafer后工程进行

SolderBallMount完成.Ω-CSPMCMBCC*MultiChipModule(PKG):也称为MCP(MultiChipPackage)

在SinglePKG内粘贴两个以上

Chip的

PKG.

*为实现SOC(SystemOnChip)的必要

PKG技术.TAB=TCP*TapeAutomatedBonding:作为BareChip粘贴技术的双重，

在绝缘Flim上形成Lead排线，粘贴

Chip的技术.Wireless方式.*BumpedChipCarrier:作为Fujitsu的专利，运用LeadFrame，最终做Etching去除。*运用在通讯用Device中.*LandGridArray:没有Ball，把四角型的GoldLand作为接头运用，把PCB作为Substrate运用制作。*Device:DRAM,SystemI.C3.PACKAGETYPEⅣFBGA*FinepitchBallGridArray:在BGAType把BallPitch做短*Device:DRAM,SRAM,FlashCHIPLEADFRAMEEMCGOLDWIRELOCTAPE4.TSOPPackageⅠ作为现在最常运用的PKG是利用LeadFrame薄薄制造的PKG.价格很低廉.Material:LeadFrame:主要运用Alloy-42，也有运用Cu及Pd的状况Wire:主要运用Gold，在CeramicPKG里常常运用Al.也运用Cu，但是不是在实际应用阶段而是在Evaluation阶段EMC(EpoxyMoldCompound):Filler有具象和假象两种STRUCTUREWAFERSAWDIEVISUALINSPECTIONDIEATTACHMOLDTRIMSOLDERPLATINGFORMSINGULATIONWAFERMOUNTDIEATTACHCUREWIREBONDINTERNALVISUALINSP.POSTMOLDCUREMARKINGEXTERNALVISUALINSP.EVIF/SS/PT/MPMCM/KM/DIVIW/BDACD/ADVIW/SW/M把Wafer切割成单个Chip的工程检查Sawing状态及Chip初期不良的工程把切割好的Chip粘贴到LeadFrame上的工程把Chip用EMC(EpoxyMoldCompound)封装的工程把一体的LeadFrame分别成一个个Lead的工程利用化学物质爱护Lead的工程使Lead成型的工程把Wafer粘贴到MountTape上的工程使Adhesive硬化形成稳定的粘贴状态的工程用GoldWire把Lead和ChipPad连接的工程检查DieAttach及WireBonding状态的工程为了把EMC做成稳定的硬化物在高温中硬化的工程用Laser等在Package表面标记LotNo.及其他logo的工程Trim及镀金,LeadForm状态等最终检查的工程4.TSOPPackageⅡ-PROCESS5.FACE-UPFBGAPackageⅠ作为最常见形态的FBGA，是最近在memory产品中运用比例急剧上升的PKG.对比TSOP에，ELECTRICAL特性优秀，轻薄短小Material)SUBSTRATE:CCL-HL832HS0.15/PSR4000AUS-303SOLDERBALL:Pb/Sn(63%)STRUCTURECHIPSUBSTRATEWAFERSAWDIEVISUALINSPECTIONDIEATTACHMOLDSOLDERBALLMOUNTSINGULATIONWAFERMOUNTDIEATTACHCUREWIREBONDINTERNALVISUALINSP.POSTMOLDCUREMARKINGEXTERNALVISUALINSP.EVIS/GSBMPMCM/KM/DIVIW/BDACD/ADVIW/SW/M把Wafer切割成单个Chip的工程检查Sawing状态及Chip初期不良的工程把切割好的Chip粘贴到LeadFrame上的工程把Chip用EMC(EpoxyMoldCompound)封装的工程在Substrate上用

Flux粘贴SolderBall的工程运用SawBlade切割出单个Unit的工程把Wafer粘贴到MountTape上的工程使Adhesive硬化形成稳定的粘贴状态的工程用GoldWire把BondFinger和ChipPad连接起来的工程检查DieAttach及WireBonding状态的工程为了把EMC做成稳定的硬化物在高温中硬化的工程用Laser等在Package表面标记LotNo.及其他logo的工程对SolderBallAttach状态及PKG外观等进行最终检查的工程PLASMACLEANINGP/C为提高EMC和Substrate间的粘着力，用Plasma在Substrate表面稍微Etching的工程5.FACE-UPFBGAPackageⅡ-PROCESS●把Wafer粘贴到MountTape上的工程WAFERMOUNTEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AUVW/MW/SMOUNT□WAFER□WAFERRING&UVTAPE□WAFERMOUNTER□MOUNTERTAPEP/CWAFER

:通过半导体工程，可以制造半导体CHIP的圆形的薄的SILICON单晶体盘.B.MOUNTTAPE

:WAFERSAWING工程时为了不使WAFER移动，起固定作用的TAPEC.PVCTAPE

:MOUNTTAPE中最常见的TYPE.

主要是蓝色的粘着力强的TAPE.D.UVTAPE

:运用PVCTAPE的状况下,在CHIPPICK-UP的时候也因为残留较强的粘着力，对CHIP会产生DAMAGE。为弥补这一缺陷，开发了UVTAPE.

WAFERSAWING以后通过UVIRRADIATION可彻底去除粘性

价格相比PVCTAPE更贵TERMS5.FACE-UPFBGAPackageⅢ-PROCESS●

把粘贴着UV或者PVCTAPE가的WAFER用SAWBLADE切割成单个CHIP的工程WAFERSAWW/SW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AUVP/C□WAFERSAWINMACHINE□CO2BUBBLER□SAWERBRADESAWBLADECUTTINGWAFERA.SAWINGMACHINE

:形成WAFERCUTTING的设备B.SCRIBELANE

:WAFER内形成SAWING的领域.100㎛程度C.SAWBLADE

:切割WAFER的圆形锯/刀(刃).D.CO2BUBBLER

:为防止超纯的静电引起的PARTICLE粘贴及静电破坏的非阻抗的防卫设备.E.KER:SAWING好后的宽/切断面,一般30~40㎛程度.F.GUARDRING

:WAFER上一个个CHIP的界限设计时以CHIPSIZE为基准线G.RPM

:SAWING时BLADE的每分转数.MOUNTTAPEWAFERSAWBLADETERMS5.FACE-UPFBGAPackageⅣ-PROCESS●在MOUNTTAPE上照光(紫外线)，使粘贴力下降的工程UVIRRADIATIONUVW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AW/SP/CA.UV(ULTRAVIOLETRAYS)

:紫外线B.UVTAPEvsPVCTAPE比较粘贴力BEFORE170g/25mm粘贴力AFTER10g/25mmITEMUVTAPEPVCTAPEPRICE(100m)≒20万元≒5万元TAPETHICKNESS110㎛80㎛BASEFILM(T)Polyolefin/100PVC/60㎛ADHESIVE(T)Acrykl/10㎛PVC/60㎛ADHESIONUV前UV前170g/25mm50g/20mm10g/25mm-ELONGATIONUV前UV前342%200%216%-□分子链构造*形成CROSSLINK构造□分子链构造UVTERMS5.FACE-UPFBGAPackageⅤ-PROCESS●

把WAFER上已经SAWING好的CHIP用

ADHESIVE粘贴在SUBSTRATE上的工程ADHESIVE

:为了把CHIP和SUBSTRATE粘贴而运用的EPOXY界粘贴剂.B.NONCONDUCTIVETYPEEPOXY

:ADHESIVE是依据FILLER的种类分为CONDUCTIVE

和NON-CONDUCTIVETYPE。

CONDUCTIVETYPE的状况下，添加一般AgFILLER,在NON-CONDUCTIVETYPE里运用非导电性POLYMER，但在FBGATYPE的状况主要运用非导电性的EPOXY.C.WRITINGTYPE

:在DIEBONDER里把EPOXY粘贴在SUBSTRATE上的方式,大体有利用EPOXYTOOL的DOTTING方式和DRAWING形式的WRITING方式.在FBGAPACKAGE，选择信任性最好的WRITING方式.

DIEATTACH□AUTODIEBONDER□ADHESIVED/AW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACUVW/SP/CTERMS5.FACE-UPFBGAPackageⅥ-PROCESS●用GOLDWIER把

SUB内

BONDFINGER和DIEBONDINGPAD连接的工程□AUTOWIREBONDERWIREBONDW/BW/MEVIS/GF/CSBMPMCM/KM/DIVID/ADACUVW/SP/CWIRE:GOLD(或Copper,Al)99.99%纯度形成的L/F和CHIP间INTERCONNECTION运用.B.CAPILLARY

:把WIRE比方成线的话，行使针的作用的是用CERAMIC做的铅笔样TOOL.C.BONDINGMECHANIZM

:利用ULTRASONIC(超声波)的瞬间猛烈的ENERGY，瞬间粘贴METAL及WIRE。

(METAL&WIREDIFFUSION)D.HAZ(HEATAFFECTEDZONE)

:依据EFO(ELECTRONICFLAMEOFF)形成FREEBALL时,受到热的GRAINSIZE变大而弹性急剧钝化的领域.在这领域折断时会对信任性是致命的FAIL缘由，所以要维持这部分的直立现象.TERMS5.FACE-UPFBGAPackageⅦ-PROCESS●为提高EMC和Substrate间的粘着力，用Plasma在Substrate表面稍微Etching的工程A.PLASMA

:物质电解后离子和电子用同一密度存在的状态，

在固体，液体，气体里引起的第4种形态.在文中放电的阳光周是在低温里的Plasma,在MHD发展运用的流体是在高温里的Plasma，这状态里电的导电性高，几乎没有电位差，不存在空间电荷.B.这工程SKIP的话

:长时间待机中的SUBSTRATE，MOLDING的时候MOLDCAP部分和SUBSTRATE按分别的状态出来.C.烟子:LASMA工程时因过度的CLEANING引起SUBSTRATE表面的出烟子现象.PARAMETERSET-UP时要留意.PLASMACLEANING□PLASMACLEANERPLASMAP/CW/MEVIS/GF/CSBMPMCM/KM/DIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅧ-PROCESS●

把CHIP用

EMC(EPOXYMOLDCOMPOUND)封装的工程A.EMC

:用CHIP及LEADFRAME一部分封住时运用的COMPOUND，以EPOXY界树脂及SILICA界FILLER为主成分，由30多种多样的物质MIX成的RAWMATERIAL.用圆柱形态的TABLET供应.B.整体型/分割型MOLDCAP

:如图像MOLDCAP不分别成4块,或是2块，按一个的MOLDCAP形态存在称整体型，中间分成SECTOR的叫分割型.C.MOLDINGTEMPERATURE

:175~185℃/依据EPOXY树脂的特性，很久之前就以这个温度广泛地运用在半导体业内.MOLD□AUTOMOLDSYSTEM□COMPOUNDM/DW/MEVIS/GF/CSBMPMCM/KP/CIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅨ-PROCESS●

在PACKAGETOPSIDE面标记1号pinMARK及LOTNO.的工程A.MARKINGITEM(inPACKAGE)

:#1IDENTIFICATIONMARK

KOREA(orKOR)

LOTNO.B.SELECTMARK

:在SUBSTRATETOP部

HOLE上用记号笔等标记原

材料不良或者IN-LINE及MOLD工程里的REJECTUNIT记号

。

在LASEMAKER设备里识别出REJECT标记，在相关

UNIT上不进行TOPMARKING。

没有TOPMARKING的UNIT在RVSI设备里以

“NOMARK”为由进行

SCREEN.MARKINGOKORC008STOKORC008STOKORC008STABCD-REJECT标记识别

-REJECTUNITNOMARKING

-在RVSI设备分别/废弃□LASERMAKERSYSTEMM/KW/MEVIS/GF/CSBMPMCM/DP/CIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅩ-PROCESS●为了把EMC变成稳定的硬化物，确定时间里用高温硬化的工程POSTMOLDCUREPMCW/MEVIS/GF/CSBMM/KM/DP/CIVID/ADACUVW/SW/BA.PMCPROCESSPARAMETER

:TEMPERATURE⇒175℃

TIME⇒依据EMC1~5HRSB.Tg(GLASSTRANSITIONTEMPERATURE)

:材料的原子或分子的结合及排列程度变更

跟SPECIFICHEAT(Cp)一样的热性性质急剧变更的温度或变更热膨胀系数的温度.C.网状构造(CROSS-LINKSTRUCTURE)

:线状的高分子化合物的一部份与另外线模样的高分子化合物反应相结合，很多线连接后像形成网状模样，变成具有网状构造的化合物的现象.

□CUREOVEN175℃STRONG安定的网状构造

(CROSS-LINK)化学变更的结束优秀的力学性物性TERMS5.FACE-UPFBGAPackageⅩⅠ-PROCESS●利用

SUBSTRATE에FLUX粘贴

SOLDERBALL的工程A.SOLDERBALL

:Pb/Sn化合物

一般Sn63%Pb35%程度构成B.REFLOWPROFILESPEC

:PRE-DWELLTEMP/TIME:130~160℃/50~180s

DWELLTIME:(above183℃:35~55sec)

PEAKTEMP:200±15℃C.FLUXCLEANER

:为了除去FLUX运用的药品.

有脂溶性TYPE和水溶性TYPE,但

HYNIX的状况运用脂溶性的TYPE.

水溶性的TYPE的状况下,运用的水量多，废水处理较难.

FLUXCLEANER是有毒的药品，须要留意SOLDERBALLMOUNTBALLMOUNTREFLOWFLUXCLEANINGSOLVENTPMCW/MEVIS/GM/KM/DP/CIVID/ADACUVW/SW/BSBMF/CTERMS5.FACE-UPFBGAPackageⅩⅡ-PROCESS●

利用SAWBLADE切成单个

UNIT的工程UVTAPEFORFBGA

:一般UVTAPE厚度是110㎛,FBGA用是170㎛.理由是FBGASINGULATION时CHIP以外

要把EMC硬化物,SUBSTRATE也要切

为了利用强化粘贴力及FULLCUTTING须要厚度厚的TAPEB.FBGA用SAWBLADE

:SLOTType的BLADE状况下B.B.D(BladeBroken

Detector)不能运用BLADEBROKEN时有品质事故隐患(SLOT有,無以外BLADE没有差一点)TERMSSINGULATIONUVTAPESAWBLADE□MANUALMOUNT□DICINGSAWSYSTEM□PICK&PLACER□RVSI□SLOTTYPE□HUBTYPEPMCW/MEVIM/KM/DP/CIVID/ADACUVW/SW/BSBMF/CS/G5.FACE-UPFBGAPackageⅩⅢ-PROCESS128MDDR(X32)FBGA144Ball:LG电子

SUBSTRATE(Rev.C)5.FACE-UPFBGAPackageⅩⅣ-SUBSTRATEViaBonding

AreaCopper

PatternScribeLine

#1BallLand5.FACE-UPFBGAPackageⅩⅤ-SUBSTRATEGOLDWIRECOREVIASOLDERMASKSOLDERBALLCuFoilCuPlatingNiAu12㎛10㎛10㎛7㎛CuFoilCuPlating12㎛10㎛5.FACE-UPFBGAPackageⅩⅥ-SUBSTRATESTRUCTURE6.FACE-DOWNFBGAPackageⅠSubstrate(FR-4,FR-5,BT-Resin,PolyimideFlim)前面利用Ball的CSP(ChipScale-Package)

PKG.(BT-Resin:BismaleimideTriazine,FR-4:FlameRetardant4的缩写)现在以CSPPKG受到注目，在现有的TSOP里转换很快.跟现有的CSPPKG相比工程简洁制造费用少.(跟u-BGA相比50%以上费用节俭)热/电特性突出.美国Tessera社里利用中间的介质(Elastomer)，预备申请专利.■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■TAPEWINDOWSUBSTRATEWAFERGOLDWIREEMCEMCSOLDERBALL6.FACE-DOWNFBGAPackageⅡ-PROCESSWAFERSAWCHIPMOUNTWIREBONDMOLDBALLMOUNTSINGULATIONSAW7.uBGA(MicroBallGridArrayPackage)Ⅰ用Tessera社里申请专利的PKG，以LeadBonding特征的CSP(ChipScalePackage)PKG.多用于RambusDRAM及Potable产品里适用的SRAM用PKG.Chip和CircuitTape之间的Elastomer是HighCost.热/电特性突出.Royalty:支付0.035￠/Ball,依据288MDR-DRAM92Ball基准支付3.22￠/PKG.(支付现况:2000末65,000＄,2001初25,000＄支付完成)STRUCTURE把CIRCUITTAPE贴在

FRAME的工程7.uBGA(MicroBallGridArrayPackage)ⅡTAPECONVERSIONCIRCUITTAPE里粘贴

CHIP的工程CIRCUITTAPE的

LEAD和

CHIPPAD连接的工程CHIPMOUNTLEADBONDLEADBOND部分爱护的工程CIRCUITTAPE里粘贴BALL的工程分别成单个的UNIT的工程ENCAPSULATIONBALLMOUNTSINGULATIONFailModeCircuitPCBSingulationAttaching-CircuitTapeonFrame-DieonCircuitTapeConnectingLeadonChipPadEncapsulationLead&ChipPadSolderBallAttachonCircuitTapeREFLOW7.uBGA(MicroBallGridArrayPackage)ⅢInitialTest(ElectricalTest)EFR125℃,VCC,24hrs.=HTOLHTST=150℃电处理

(Pre-conditioning)T/C(Temp.Cycle)PCTTHBHASTElectricalTestAcceptAcceptElectricalTestElectricalTest..ElectricalTestT/C(Temperature.Cycle)PCT(PresureCookerTest)THB(Temp.HumidityWighBias)HAST(HighAccelerateStorageTest)电处理

(Pre-conditioning)EFR(EarlyFailureRate=HTOL)HTST(HighTemperatureStorageTest)电处理

+-65℃/150℃电处理

+121℃/100%RH/2ATM电处理

+85℃/85%RH/VCC(3.6V)电处理

+130℃/85%RH/VCC(3.6V)-65/150℃,5Cycle->125℃,24hrs->Soak->Reflow3回125℃/VCC(3.6V/4.4V/4.6V/…)/150℃200/500Cycle240hrs168/504hrs96hrs-Soak:85℃/85%RH,168hrs85℃/60%RH,192hrs24hrs(48hrs)168/504hrs13