数字电路 第4章 触发器-李燕荣版教材2012

第4章触发器用于存储一位二进制码的基本单元电路。触发器是具有记忆功能的单元电路触发器是时序电路的基本单元。按照触发器逻辑功能的不同分为：RS触发器、JK触发器、D触发器、T触发器等；按照电路结构形式的不同分为：基本触发器、钟控触发器、主从型触发器、边沿型触发器等；触发器的逻辑功能常用方法：特征方程、状态转换图、时序图、功能表等。4.1触发器的基本形式4.2主从结构触发器4.3边沿触发器4.4CMOS触发器4.5不同逻辑功能触发器之间的相互转换4.1触发器的基本形式一.与非门构成的基本RS触发器&&G1G2QQSDRD电路结构SDRDQQSR图形符号4.1.1基本RS触发器&&G1G2QQSDRD电路结构SDRDQQSR图形符号当Q=1、Q=0时，称触发器处于1状态当Q=0、Q=1时，称触发器处于0状态初态：触发器输入信号变化前的状态，用Q

n表示；次态：触发器输入信号变化后的状态，用Qn+1表示。1.电路组成和工作原理4.1.1基本RS触发器与非门构成的基本RS触发器0

1

1

0

0

1

1

1

&&G1G2QQSDRD当SD=1、RD=1时，电路维持原来的状态；4.1.1基本RS触发器1

0

1

0

1

1

&&G1G2QQSDRD当SD=1、RD=1时，电路维持原来的状态；Qn+1=Qn4.1.1基本RS触发器1

0

0

1

&&G1G2QQSDRD当SD=1、RD=0时，触发器置0；

1

即使RD=0消失，0状态仍保持Qn+1=0Qn+1=14.1.1基本RS触发器0

1

1

0

&&G1G2QQSDRD当SD=0、RD=1时，触发器置1；

1

即使SD=0消失，1状态仍保持Qn+1=1Qn+1=04.1.1基本RS触发器0

0

1

1

&&G1G2QQSDRD当SD=0、RD=0时,触发器非0非1

当SD、RD的0状态同时消失时,触发器状态不可确定

约束条件：SD+RD=1Qn+1=1Qn+1=14.1.1基本RS触发器&&G2G1QQSDRDSDRDQQSRSD为置1端，RD为置0端4.1.1基本RS触发器2功能表*RD、SD的0状态同时消失后触发器状态不确定功能简表1010SDQn10Qn+11100RD1*4.1.1基本RS触发器特征方程:状态转移图:3动作特点与非门组成的基本RS触发器，输入信号直接加在输出门上，所以输入信号在全部作用时间里都能直接控制输出端SDRDQQSRSDRDQQSR逻辑符号二.或非门组成的基本RS触发器简化真值表1010SDQn10Qn+11100RD0**RD、SD的1状态同时消失后触发器状态不确定4.1.1基本RS触发器特征方程:状态转移图:约束条件基本RS触发器的特点１.基本触发器具有置0、置1和保持（记忆）的功能。２.优点：电路结构简单，是构成各种时钟触发器的基本电路，可以用来存储1位二进制数。３.缺点：输出受输入信号直接控制，输入信号有变化，输出也随之改变（抗干扰性差）；输入信号之间有约束。4.基本RS触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制）4.1.1基本RS触发器4.1.2同步触发器CP在实际工作中，往往要求触发器按统一的时刻动作。&&G1G2QQ&&G3G4SRCPSDRD逻辑电路钟控RS触发器一.钟控RS触发器组成和工作原理&&G1G2QQ&&G3G4SRCPSDRD逻辑电路QSQCPR1SC11R逻辑符号4.1.2同步触发器当CP=0时，&&G1G2QQSDRD&&G3G4SRCP当CP=1时，不论输入信号R和S如何变化，基本RS触发器输入信号全为1，所以触发器保持原状态不变。4.1.2同步触发器&&G1G2QQSDRD&&G3G4SRCPCP=11010S1*01QnQn+11100RCP=1*R、S的1状态同时消失后触发器状态不确定4.1.2同步触发器1010SD1Qn01*Qn+11100RD带异步置位、复位端的钟控RS触发器逻辑符号QSQSDRDCPRSR1SC11R4.1.2同步触发器1.功能表钟控RS触发器状态转移真值表1010S1*01QnQn+11100RCP=1*R、S的1状态同时消失后触发器状态不确定4.1.2同步触发器2特征方程（又称为状态方程）由状态转换表得到Qn+1的状态转换卡诺图。1010S1*01QnQn+11100RRQn约束条件:SR=04.1.2同步触发器3状态转移图R=0,S=1R=1,S=0R=0

S=×R=×

S=00１1010S1*01QnQn+11100R4.1.2同步触发器4.工作波形图CPRSQQt1t2t3t4RSQn+100Qn011100111*例设Q的初始状态为04.1.2同步触发器钟控触发器在CP为低电平时，不接受输入激励信号，状态保持不变；当CP为高电平时，触发器接受输入激励信号，状态发生转移。这种钟控方式称为电位触发方式。5钟控RS触发器的特点CP=0时，触发器状态始终保持；不受外界干扰CP=1时，输入信号在全部作用时间里都能直接改变触发器输出端的状态。抗干扰能力与基本RS触发器相同。4.1.2同步触发器

钟控RS触发器存在的问题:1.当R和S同时为1时存在着状态不确定的问题。使用时应当避免R和S同时为1的情况出现。存在着触发器空翻现象。若在CP=1期间，输入信号发生了多次变化，则触发器的状态可能会发生多次翻转，这种与CP无关的的翻转现象称为触发器的空翻现象。RSQn+100Qn011100111*4.1.2同步触发器

电位触发方式的触发器，在CP＝1且脉冲宽度较宽时，将随着输入信号的变化出现连续不停的多次翻转。如果要求每来一个CP脉冲触发器仅翻转一次，则对钟控信号约定电平的宽度有极其苛刻的要求。

为了避免触发器空翻，必须采用其它的电路结构。主触发器从触发器QQRR’SS’1CPCPQ主Q主4.1.2同步触发器

当CP＝1时，主触发器打开并接收输入信号，而从触发器被封锁，因此触发器状态保持不变。这一阶段称为准备阶段。在CP由１负跳变至０时刻（CP的下降沿），主触发器被封锁，状态保持不变；从触发器打开，根据这一时刻主触发器的状态发生相应变化。当CP＝０后，主触发器仍被封锁，不再接收输入信号，因此也不会引起触发器状态发生两次以上的翻转。即不会发生空翻现象。主触发器从触发器QQRR’SS’1CPCPQ主Q主4.1.2同步触发器4.1.2同步触发器二.其他同步触发器1.同步T触发器翻转保持功能10TQnQn+1T触发器状态转移真值表状态方程TCPQQ逻辑符号1TC101T=1T=1T=0T=0状态转移图4.1.2同步触发器2.同步T’触发器状态方程1CPQQ1TC14.1.2同步触发器3.同步JK触发器状态转移真值表状态转换图特性方程01J=1，K=×J=×，K=1J=×

K=0J=0

K=×1J1KC1QQ逻辑符号JKCP翻转置1置0保持功能1101000K10J1QnQn+14.1.2同步触发器4.同步D触发器功能表DQn+10011状态转移图01D=1D=0D=1D=0特性方程逻辑符号DCPQQ1DC14.2主从结构触发器4.2.1主从RS触发器4.2.2主从JK触发器4.2.1主从RS触发器状态转移真值表翻转置1置0保持功能1101000K10J1QnQn+1状态转换图特性方程01J=1，K=×J=×，K=1J=×

K=0J=0

K=×4.2.2主从JK触发器1J1KC1QQ逻辑符号JKCP&&G5G6Q’Q’&&G7G8JKCP&&G1G2QQ&&G3G41G9SRR’=KQS’=JQ主触发器从触发器一.主从型JK触发器的工作原理4.2.2主从JK触发器主触发器从触发器&&G5G6Q’Q’&&G7G8JKCP&&G1G2QQ&&G3G41G9SR在CP=1期间，主触发器接收输入信号，从触发器状态保持不变；如果J,K发生多次变化,主触发器只能发生一次翻转或不变化反馈线反馈线在CP=0期间，主触发器被封锁(状态保持不变)，从触发器接收来自主触发器的数据,由于主触发器的输出不会改变,从触发器只能发生一次翻转或不变化4.2.2主从JK触发器在CP的一个周期内,主从触发器的输出最多只能发生一次翻转主触发器从触发器&&G5G6Q’Q’&&G7G8JKCP&&G1G2QQ&&G3G41G9SR翻转的时刻只能在CP的下降沿4.2.2主从JK触发器主触发器从触发器&&G5G6Q’Q’&&G7G8JKCP&&G1G2QQ&&G3G41G9SR翻转置1置0保持功能1101000K10J1QnQn+11J1KC1QQ逻辑符号JKCP4.2.2主从JK触发器带异步置位、复位端和多输入端的主从J-K触发器逻辑符号Q&1K&1JQSDRDCPJ2J1K2K1C1

直接置0端和直接置1端低电平有效。4.2.2主从JK触发器QnQn1111010111101011QnQn001101×××0110×××10QQKJCPSDRD主从JK

触发器功能表Q&K&JQSDRDCP┐┐C14.2.2主从JK触发器主从触发器小结

１．主从触发器由主触发器和从触发器两部分级联而成，分别受两个互补的时钟信号控制。

２．主触发器和从触发器在时钟信号的驱动下，交替工作；状态的转换发生在时钟信号的下降沿。

３．主从触发器与逻辑功能相同的钟控触发器具有相同的特征方程，但触发方式和时机不同。

４．主从J-K触发器的主触发器具有一次翻转特性，因此该触发器的抗干扰能力较弱。4.2.2主从JK触发器时序图（以CP下降沿触发的JK触发器为例）4.2.2主从JK触发器4.3.1D触发器1.功能表DQn+100112.状态转移图01D=1D=0D=1D=03.特性方程4.3边沿触发器边沿触发器：靠CP脉冲上升沿或下降沿进行触发。正边沿触发器：靠CP脉冲上升沿触发。负边沿触发器：靠CP脉冲下降沿触发。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。4.3.1D触发器功能表101Qn0××QDCP01Qn逻辑符号DCPQQ1DC1动作特点：触发器的状态变化取决于CP输入信号的有效边沿输出状态Qn+1

仅取决于Qn和CP的有效边沿时刻的输入信号.4.3.1D触发器DCPQQ1DC14.3.1D触发器由上可见：由于维持－阻塞电路的作用，使得触发器仅在CP的上升沿按输入信号状态触发翻转，其余时间保持不变。功能表逻辑符号DCPQQ1DC1101Qn0××Qn+1DCP01Qn特征方程4.3.1D触发器维持阻塞D触发器输入信号的电压波形如图所示，试画出输出端对应的电压波形，设触发器的初态为0。tCPtDttQQ4.3.1D触发器4.3.2JK触发器下降沿触发上升沿触发4.3.2JK触发器4.4CMOS触发器4.4.1CMOS主从D触发器101Qn0××Qn+1DCP01Qn4.4.1CMOS主从JK触发器

在进行触发器之间的转换时，可以按照以下几个步骤进行：（1）写出已有触发器和待求触发器的特性方程；（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致；（3）根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特性方程，求出转换逻辑；（4）画电路图。4.5触发器之间的转换4．JK触发器到T触发器的转换2．D触发器到T’触发器的转换3．JK触发器到D触发器的转换1．D触发器到JK触发器的转换4.5触发器之间的转换1．D触发器到JK触发器的转换Qn+1=

JQn

+KQn

D=

JQn

+KQn

Qn+1=DQQDJKCP&&&14.5触发器之间的转换2．D触发器到T’触发器的转换Qn+1=DCPQ1DC1Q4.5触发器之间的转换3．JK触发器到D触发器的转换Qn+1=D（Qn+Qn

）Qn+1=

JQn

+KQn

Qn+1=DJ=D；K=DQQ1J1KC1CPD14.5触发器之间的转换4．JK触发器到T触发器的转换Qn+1=

JQn

+KQn

QTCP1J1KC1J=T；K=T4.5触发器之间的转换补充:各种触发器符号表示低电平有效或非门组成的基本RS触发器与非门组成的基本RS触发器同步RS触发器主从RS触发器表示触发器靠CP上升沿触发

表示主从触发方式

下降沿触发上升沿触发JK触发器有主从结构的，也有边沿型的。1J1KC1QQ下降沿触发