集成电路版图设计-第二章

集成电路版图设计周明珠

杭州电子科技大学电子信息学院第3章IC制造工艺3.1外延生长3.2掩膜版的制造3.3光刻3.4氧化3.5淀积与刻蚀3.6掺杂3.1外延的生长(Epitaxy)外延生长的目的半导体工艺流程中的基片是抛光过的晶圆基片，直径在50~300mm（2-12英寸）之间，厚度约几百纳米。在单晶衬底（基片）上生长一层有一定要求的、与衬底，故称外延生长晶向相同的单晶层，犹如原来的晶体向外延伸了一段。外延生长技术发展于50年代末60年代初。当时，为了制造高频大功率器件，需要减小集电极串联电阻，又要求材料能耐高压和大电流，因此需要在低阻值衬底上生长一层薄的高阻外延层。外延生长的新单晶层可在导电类型、电阻率等方面与衬底不同，还可以生长不同厚度和不同要求的多层单晶，从而大大提高器件设计的灵活性和器件的性能。

外延生长的原理采用最多的气相外延工艺(VPE)H2气携带四氯化硅（SiCl4）释放出的Si原子在基片表面形成单晶硅，典型的生长速度为0.5~1um/min外延中的掺杂硅片外延生长时，常需要控制掺杂，以保证控制电阻率。N型外延层所用的掺杂剂一般为磷烷(PH3)或三氯化磷(PCl3);P型的为乙硼烷(B2H6)或三氯化硼(BCl3)等。分子束外延(MBE)将衬底置于超高真空腔中，将需要生长的单晶物质按元素不同分别放在喷射炉中。每种元素加热到适当的温度,使其以分子流射出,即可生长极薄（甚至是单原子层）的单晶层和几种物质交替的超晶格结构。

英国VG公司型号为V80S-Si的MBE掩膜的制版工艺3.2掩膜的制版工艺从物理上讲,任何半导体器件及IC者是一系列互相联系的基本单元的组合,如导体,半导体及在基片上不同层上形成的不同尺寸的隔离材料等.要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片，一层掩模对应一块IC的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。什么是掩膜？掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层600∼800Å厚的Cr层，使其表面光洁度更高。称之为铬板，Crmask。整版及单片版掩膜整版按统一的放大率印制，因此称为1X掩膜。这种掩膜在一次曝光中，对应着一个芯片阵列的所有电路的图形都被映射到基片的光刻胶单片版通常把实际电路放大5或10倍，故称作5X或10X掩膜。这样的掩膜上的图案仅对应着基片上芯片阵列中的一个单元。上面的图案可通过步进曝光机映射到整个基片上。早期掩膜制作方法人们先把版图(layout)分层画在纸上,每一层mask一种图案.画得很大,50×50cm2或100×100cm2,贴在墙上,用照相机拍照.然后缩小10∼20倍,变为5×5∼2.5x2.5cm2或10×10∼5×5cm2的精细底片.这叫初缩.将初缩版装入步进重复照相机,进一步缩小到2×2cm2或3.5×3.5cm2,一步一幅印到铬(Cr)板上,形成一个阵列.IC、Mask&Wafer整版和接触式曝光在这种方法中,掩膜和晶圆是一样大小的.对应于3”∼8”晶圆,需要3”∼8”掩膜.不过晶圆是圆的,掩膜是方的这样制作的掩膜图案失真较大,因为版图画在纸上,热胀冷缩,受潮起皱,铺不平等初缩时,照相机有失真步进重复照相,同样有失真从mask到晶圆上成像,还有失真.图案发生器方法在PG法中,规定layout的基本图形为矩形.任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合.每个矩形条用5个参数进行描述:(X,Y,A,W,H)电子束扫描法电子束扫描装置LEICA公司型号为EBPG5000+的电子束光刻装置步进距离为50nm3.3光刻在IC的制造过程中，光刻是多次应用的重要工序。其作用是把掩膜上的图型转换成晶圆上的器件结构。光刻步骤一、晶圆涂光刻胶：清洗晶圆，在200°C温度下烘干1小时。目的是防止水汽引起光刻胶薄膜出现缺陷。待晶圆冷却下来，立即涂光刻胶。光刻胶有两种：正性(positive)与负性(negative)。正性胶显影后去除的是经曝光的区域的光刻胶，负性胶显影后去除的是未经曝光的区域的光刻胶。正性胶适合作窗口结构,如接触孔,焊盘等，而负性胶适用于做长条形状如多晶硅和金属布线等。常用OMR83,负片型。光刻胶对大部分可见光灵敏，对黄光不灵敏，可在黄光下操作。正性胶与负性胶光刻图形的形成涂光刻胶的方法光刻胶通过过滤器滴入晶圆中央，被真空吸盘吸牢的晶圆以2000∼8000转/分钟的高速旋转，从而使光刻胶均匀地涂在晶圆表面。光刻步骤二、三、四二、曝光:光源可以是可见光,紫外线,X射线和电子束。光量，时间取决于光刻胶的型号，厚度和成像深度。三、显影:晶圆用真空吸盘吸牢，高速旋转，将显影液喷射到晶圆上。显影后，用清洁液喷洗。四、烘干:将显影液和清洁液全部蒸发掉。曝光方式接触式曝光方式中，把掩膜以0.05∼0.3ATM的压力压在涂光刻胶的晶圆上，曝光光源的波长在0.4μm左右曝光系统曝光系统(下图):点光源产生的光经凹面镜反射得发散光束，再经透镜变成平行光束，经45°折射后投射到工作台上。图象偏差问题接触式曝光方式的图象偏差问题原因:光束不平行，接触不密有间隙举例:θ=3°，y+2d=10μm,则有(y+2d)tgθ=0.5μm掩膜和晶圆之间实现理想接触的制约因素掩膜本身不平坦，晶圆表面有轻微凸凹，掩膜和晶圆之间有灰尘。接触式曝光方式的掩膜磨损问题掩膜和晶圆每次接触产生磨损，使掩膜可使用次数受到限制。非接触式光刻缩小投影曝光系统水银灯光源通过聚光镜投射在掩膜上。掩膜比晶圆小，但比芯片大得多。在这个掩膜中，含有一个芯片或几个芯片的图案，称之为母版（reticle）光束通过掩膜后，进入一个缩小的透镜组，把reticle上的图案，缩小5~10倍，在晶圆上成像。缩小投影曝光系统(示意图)缩小投影曝光系统的特点由于一次曝光只有一个母版上的内容，也就是只有一个或几个芯片，生产量不高。由于一次曝光只有一个或几个芯片，要使全部晶圆面积曝光，就得步进。步进包括XY工作台的分别以芯片长度和宽度为步长的移动和Reticle内容的重复曝光。投影方式分辨率高，且基片与掩膜间距较大,不存在掩膜磨损问题3.4氧化将裸露的硅片放在1000℃左右的氧化气氛（例如氧气）中生长而成的氧化层的生长厚度是工艺的关键指标，决定着晶体管的电流驱动能力和可靠性。3.5淀积与刻蚀淀积的作用：多晶硅、隔离互连层的绝缘材料和互连的金属层。刻蚀的作用:

制作不同的器件结构，如线条、接触孔、台式晶体管、凸纹、栅等。被刻蚀的材料:半导体，绝缘体，金属等。刻蚀的两种方法：湿法和干法湿法刻蚀首先要用适当(包含有可以分解表面薄层的反应物)的溶液浸润刻蚀面，然后清除被分解的材料.。如SiO2在室温下可被HF酸刻蚀。许多基本结构。湿法刻蚀在VLSI制造中的问题:接触孔的面积变得越来越小,抗蚀材料层中的小窗口会由于毛细作用而使得接触孔不能被有效的浸润。是被分解的材料不能被有效的从反应区的小窗口内清除干法刻蚀RIE发生在反应炉中，基片(晶圆)被放在一个已被用氮气清洗过的托盘上，然后，托盘被送进刻蚀室中，在那里托盘被接在下方的电极上。刻蚀气体通过左方的喷口进入刻蚀室。RIE的基板是带负电的。正离子受带负电的基板吸引，最终以近乎垂直的方向射入晶体，从而使刻蚀具有良好的方向性3.6掺杂掺杂的目的是以形成特定导电能力的材料区域,包括N型或P型半导体层和绝缘层。是制作各种半导体器件和IC的基本工艺。离子注入法离子注入技术是20世纪50年代开始研究，70年代进入工业应用阶段的。随着VLSI超精细加工技术的进展，现已成为各种半导体搀杂和注入隔离的主流技术离子注入机离子注入机包含离子源，分离单元，加速器，偏向系统，注入室等注