数字电子技术实验报告

..专业：班级：学号：__指导电气学院实验一集成门电路逻辑功能测试一、实验目的1.验证常用集成门电路的逻辑功能;2.熟悉各种门电路的逻辑符号;3.熟悉TTL集成电路的特点,使用规则和使用方法。二、实验设备及器件1.数字电路实验箱2.万用表3.74LS00四2输入与非门1片74LS86四2输入异或门1片74LS11三3输入与门1片74LS32四2输入或门1片74LS04反相器1片实验原理集成逻辑门电路是最简单,最基本的数字集成元件,目前已有种类齐全集成门电路。TTL集成电路由于工作速度高,输出幅度大,种类多,不宜损坏等特点而得到广泛使用,特别对学生进行实验论证,选用TTL电路较合适,因此这里使用了74LS系列的TTL成路,它的电源电压为5V+10%,逻辑高电平"1"时＞2.4V,低电平"0"时＜0.4V。实验使用的集成电路都采用的是双列直插式封装形式,其管脚的识别方法为：将集成块的正面〔印有集成电路型号标记面对着使用者,集成电路上的标识凹口左,左下角第一脚为1脚,按逆时针方向顺序排布其管脚。实验内容=1\*GB4㈠根据接线图连接,测试各门电路逻辑功能1.利用Multisim画出以74LS11为测试器件的与门逻辑功能仿真图如下按表1—1要求用开关改变输入端A,B,C的状态,借助指示灯观测各相应输出端F的状态,当电平指示灯亮时记为1,灭时记为0,把测试结果填入表1—1中。输入状态输出状态ABCY00000010010001101000101011001111悬空111悬空000表1-174LS11逻辑功能表2.利用Multisim画出以74LS32为测试器件的或门逻辑功能仿真图如下按表1—2要求用开关改变输入端A,B的状态,借助指示灯观测各相应输出端F的状态,把测试结果填入表1—2中。输入状态输出状态ABY0000111011110悬空11悬空1悬空01悬空11悬空悬空1表1—274LS32逻辑功能表3.利用Multisim画出以74LS04为测试器件的非门逻辑功能仿真图如下按表1—3要求用开关改变电平开关的状态,借助指示灯观测各相应输出端F的状态,把测试结果填入表1—3中。表1—374LS04逻辑功能表输入输出状态〔0|10100悬空0=2\*GB4㈡根据管脚功能图连接,测试各门电路逻辑功能1.74LS00四二输入与非门管脚功能如下图所示,用其中一个门测试其逻辑功能。利用Multisim画出以74LS00为测试器件的非门逻辑功能仿真图如下按表1—4要求用开关改变输入端的状态,借助指示灯观测各相应输出端的状态,把测试结果填入表1—4中。表1—474LS00逻辑功能表输入状态输出状态UAUBY0010111011100悬空11悬空0悬空01悬空10悬空悬空02.74LS86四二输入异或门管脚功能如下图所示,用其中一个门测试其逻辑功能。利用Multisim画出以74LS86为测试器件的非门逻辑功能仿真图如下按表1—5要求用开关改变输入端的状态,借助指示灯观测各相应输出端的状态,把测试结果填入表1—5中。ABC000011101110表1—574LS86逻辑功能表五、实验总结实验前应检查集成块是否插对；实验时要将电源电压接入+5V。在这次实验中,刚开始由于没有将电源电压接入面板上对应的位子,只是按照管脚图直接连接了电源线和地线,造成实验箱上的灯不亮。同时发现由于有个别的发光二极管与导线会接触不良,使发光二极管闪烁着,间歇性的亮,这时应换一个发光二极管再进行实验。实验二用小规模集成电路设计组合逻辑电路实验目的1.掌握组合逻辑电路的特点；2.掌握小规模集成电路设计组合电路的方法；3.掌握电路故障检测方法。实验设备及器件1.数字电路实验箱；2.74LS00/74LS11/74LS20/74LS86等芯片。实验原理1.数字电路的两大电路是组合逻辑电路和时序逻辑电路,其中组合逻辑电路的特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。2.用小规模集成电路设计组合逻辑电路的步骤为：=1\*GB2⑴分析设计要求,设置输入和输出变量；=2\*GB2⑵列出真值表；=3\*GB2⑶写出逻辑表达式,并化简；=4\*GB2⑷画出逻辑电路图。实验内容1.有一个火灾报警系统,设有烟感、温感和紫外线光感三种类型的火灾探测器。为了防止误报警,只有当其中有两种或两种以上类型的探测器发出火灾检测信号时,报警系统才产生报警控制信号。试设计一个产生警报控制信号的电路并在实验箱上验证。设烟感、温感和紫外线光感分别为A、B、C三中输入,报警时输出高电平"1",其报警信号为Y。真值表如下：输入信号输出信号ABCY00000010010001111000101111011111因为：Y=BC+AC+AB或Y=<<AB>’<AC>’<BC>’>’=<AB>’<AC>’+BC利用一个与非门〔74LS00和一个非门〔74LS02或利用一个与门〔74LS11与一个或门〔74LS02组成逻辑电路,其电路仿真图如下：3.设计一个一位半加器,该逻辑电路能对两个一位二进制数进行相加,并产生"和"及"进位",在实验箱上进行验证。输入输出ABSCO0000011010101101依题意列出真值表如下：因为：S=A’B+B’A=Aeq\o\ac<○,+>BCO=AB所以利用一个异或门一个与门组成逻辑电路,其电路仿真图如下：五、实验总结实验注意事项1.注意集成电路多余端的处理;2.两个集成芯片的连接注意电平是否匹配;3.小规模集成电路设计组合电路,尽量使用较少的门电路,尽量使用与非门,提高电路的负载能力和抗干扰能力。实验三译码器及其应用实验目的：掌握译码器的测试方法,熟悉数码管的使用；了解中规模集成译码器的原理,管脚分布,掌握其逻辑功能,以及译码显示器电路的构成原理；掌握用译码器构成组合电路的方法和BCD-七段译码/驱动器的使用方法。学习译码器的扩展。实验设备及其器件1、SAC-DM32数字电路实验箱 1个2、74LS138 3-8线译码器 2片3、74LS20双4输入与非门 1片4、74LS47〔译码显示器 1片5、共阳极七段数码管 1个实验原理中规模集成译码器74LS13874LS138是集成3线-8线译码器,在数字系统中应用比较广泛。图3-1是其引脚排列。其中A2、A1、A0为地址输入端,Y0`～Y7为译码输出端,S1、S2、S3为使能端。表3-1为74LS138truthtable。74LS138工作原理为：当S1=1,S2+S3=0时,电路完成译码功能,输出低电平有效。其中：表3-1 74LS138真值表输入输出SA2A1A0Y0Y1Y2Y3Y4Y5Y6Y70×××11111111100001111111100110111111101011011111101111101111110011110111110111111011111011111101111111111110 图3-1 74LS138 引脚 图3-2 74LS138内部电路图译码器的应用〔见实验指导书P11-P12显示译码管七段发光二极管〔LED数码管LED数码管是目前最常用的数字显示器。以下是数字显示器的介绍〔详细见实验指导书P12-P13：实验内容：译码器74Ls138逻辑功能测试〔一控制端功能测试测试电路如图3-6所示。按表3-2所示条件输入开关状态。观察并记录译码器输出状态。LED指示灯亮为1,灯不亮为0。表3-2 74LS138控制端功能测试S1QUOTE2QUOTE3210012345670xxXxx11111111110101111XxxXxxXxx111111111111111111111111图3-674LS138控制端功能测试电路〔二>逻辑功能测试将译码器使能端S1、QUOTE2、QUOTE3及地址段2、1、0分别接至逻辑电平开关输出孔,八个输出端7···0依次连接在了逻辑电平显示器的八个输入孔上,拨动逻辑电平开关,按表3-3逐项测试74LS138的逻辑功能。表3-3 74LS138的逻辑功能测试输入输出S1QUOTE2+QUOTE321001234567100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100XXXX11111111X1XXX11111111用74LS138实现逻辑功能Y=AB+BC+AC如果设A2=A,A1=B、A0=C,则函数Y的逻辑图如3-7所示。图3-7用74LS138组成函数Y用74LS138和74LS20各一块在实验箱上连接图3-7线路,并将测试结果记录表3-4中。其实验电路如下：ABCY00000010010001111000101111011111表3-4 函数功能测试试用一片74LS138和一片74LS20实现全加器功能,自拟电路图如下：其真值表如下所示：输入输出CIABSC00001000110010010110110010101011100111111实验总结1.注意集成电路输入控制端和输出控制端的信号；2.74LS138集成块搭接中注意输出信号的输出；3.注意74LS47控制端的信号；4.显示器管脚与译码器的对应关系。实验四数据选择器及其应用实验目的学习数据选择器逻辑功能测试方法；了解中规模集成数据选择器的功能、管脚排列,掌握其逻辑功能；熟悉利用数据选择器构成任意逻辑函数的方法；了解数据选择器的扩展方法。实验设备及其器件1、SAC-DM32数字电路实验箱 1个2、74LS153 1个3、74LS32 1个4、74LS40 1片实验原理数据选择器,也称为多路选择器,其作用相当于多路开关,如图4-1所示。〔A1、A0D0D1D2D3图4-2 双四选一数据选择器内部结构1.双四选一数据选择器74LS153所谓双4选1数据选择器就是在集成芯片上有两个4选1数据选择器。双4选1数据选择器内部结构如图4-2所示,引脚排列如图4-3,功能表如图4-1。图4-3 74LS153引脚功能1s'、2s'为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据使能端；Q1、Q2为两个输出端。 1当使能端1〔2=1时,多路开关被禁止,无输出,Q=0。 2但使能端1〔2=0时,多路开关正常工作,根据地址码A1、A0状态,将相应的数据D0～D3送到输出端。 该电路的表达式为：Y=〔A1`A0`D0+A1`AOD1+A1A0`D2+A1A0D3S`表4-1输入输出SA1A0DY0XXX100D0101D1110D3111D4OD0D1D3D42、数据选择器的应用—实现逻辑函数用数据选择器实现逻辑函数,方法与译码器相似,只是将出现的最小项对应的数据端接入高电平,未出现的接低电平,将地址端作为自变量的输入端,则可以实现。实验内容测试双四选一数据选择器的逻辑功能。按图4-4在实验箱上接线,利用开关74LS153功能表逐项进行测试,观察输出结果并记录于表4-2中。实验仿真图如下：表4-2输入输出S’A1A0DY1XXX0000D0D0001D1D1010D2D2011D3D32.用4选1数据选择器实现函数F=A'BC+AB'C+ABC'+ABC函数F有三个输入变量A,B,C,而数据选择器有两个地址端A1,A0少于函数输入变量个数,在设计时可任选A接A1,B接A0,74LS153的表达式〔或功能表与函数F对照,得出：D0=0,D1=D2=C,D3=1接线图如图4-5所示,实验仿真图如下：测试并记录结果在表4-3.表4-3输入输出ABCF00000010010001111000101111011111五、实验总结1.注意74LS153控制端的信号。2.了解数据择器扩展时所用门电路的类型。实验五触发器实验目的：掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。熟悉各触发器的逻辑功能及相互转换方法。实验仪器1、SAC-DM32数字电路实验箱 1个2、74LS00〔四2与非门 1个3、74LS112〔双JK触发器 1个4、74LS74〔双D触发器 1个实验原理触发器是具有记忆功能的二进制信息存贮器件,是时序逻辑电路的基本单元之一。触发器按功能分可分RS、JK、D、T触发器；按电路触发方式可分为电平触发和边沿触发器两大类。图5-1所示电路由两个"与非"门交叉耦合而成的基本Rs触发器,它是无时钟控制低电平自家触发的触发器,有直接置位、复位的功能,是组成各种功能触发器的最基本单元。基本RS触发器也可以用两个"或非"门组成,它是高电平直接触发的触发器。图5-1RS触发器 图5-2 JK触发器JK触发器是一种逻辑功能完善,通用性强的集成触发器。在结构上可分为主从型JK触发器和边沿型Jk触发器。在产品中应用较多的是下降沿触发的边沿型JK触发器。JK触发器的逻辑符号如图5-2所示。它有三种不同功能的输入端,第一种是直接置位、复位输入端,用R’和S’表示。在S’=0,R’=1或R’=0,S’=1时,触发器不受其它输入端状态影响,使触发器强迫置"1"〔或置"0",当不强迫"1"〔或置"0"时,S’、R’都应置高电平。第二种是时钟脉冲输入端,用来控制触发器翻转〔或称作状态更新,用CP表示〔在国家标准符号中称作控制输入端,用C表示,逻辑符号中CP端处若有小圆圈,则表示触发器在时钟脉冲下降沿〔或负边沿发成翻转,如无小圆圈,这表示触发器在时钟脉冲上升沿〔或正边沿发生翻转。第三种是数据输入端,它是触发器状态更新的一句,用J、K表示。JK触发器的状态方程为Qn+1=JQn’+K’Qn本实验采用74LS112型双JK触发器器,是下降边沿触发的边沿触发器,引脚排列如图5-3所示。表5-1为其功能表。图5-3 74LS112引脚排列图D触发器是另一种使用广泛的触发器,它的基本结构多为维阻型。D触发器的逻辑符号如图5-4所示。D触发器是在Cp脉冲上升沿触发翻转,触发器的状态取决于CP脉冲到来之前D端大的3状态,状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器,引脚排列如图5-5所示。表5-2为其功能表。图5-5不同类型的触发器对时钟信号和数据信号的要求各不相同,一般说来,边沿触发器要求数据信号超前于触发器边沿一段时间出现〔称之为建立时间,并且要求在边沿到来后继续维持一段时间〔称之为保持时间。对于触发边沿陡度也有一定要求〔通常要求<100ns。主从触发器对上述参数要求不高,但要求在CP=1期间,外加的数据信号不容许发生变化,否则将导致触发器错误输出。在集成触发器的产品中,虽然每一种触发器都有固定的逻辑功能,但可以利用转换的方法得到其它功能的触发器。如果把JK触发器的JK端连接在一起〔称为T端就构成了T触发器,状态方程为Qn+1=T’Qn+TQn’在CP脉冲作用下,当T=0时Qn+1=Qn。工作在T=1时的触发器称为T’触发器。T和T’触发器广泛应用于计算电路中。值得注意的是转换后的触发器其触发方式仍不变。了解触发器间的相互转换可以在实际逻辑电路的设计和应用中更充分得到的利用各类触发器,同时也有助于更深入的理解和掌握各类触发器的特点与区别。四、 实验内容1.测试基本Rs触发器的路基功能按图5-1与非门74L00构成基本RS触发器。输入端R’、S’按接逻辑开关,输出端Q、Q’接电平指示器,按表5-3要求测试逻辑功能。仿真图如下：表5-3R’S’Q功能Qn=0Qn=10011不确定0110置01001置11101保持2、测试双JK触发器74LS112逻辑功能〔1测试RD’、SD’的复位、置位功能任取一只JK触发器,RD’、SD’、J、K端接逻辑开关,CP端接单次脉冲源,Q、Q’端接电平指示器,按表5-4要求改变RD’、SD’〔J、K、CP出于任意状态,并在RD’=0〔SD’=1或SD’=0〔RD’=1作用期间任意改变J、K及CP的状态,观察Q、Q’状态,记录。仿真图如下：表5-4输入输出功能CPJKRD’SD’QQ’XXX0011不确定XXX0101置1XXX1010置0〔2测试JK触发器的逻辑功能按表5-5要求改变J、KCP端状态,观察Q、Q’状态变化,观察触发器状态更新时候发生在CP脉冲的下降沿〔既CP由1→0。记录。表5-5RD’SD’JKCPQn+1功能Qn=0Qn=111000→100保持1→00011010→101置01→00011100→101置11→01111110→101翻转1→0104、测试双D触发器74LS74的逻辑功能 〔1测试RD’、SD’的复位、置位功能 按表5—6要求改变RD’、SD’〔D、CP处于任意状态,并在RD’=0〔SD’=1或SD’=0〔RD’=1作用期间任意改变J、K及CP的状态,观察Q、Q’状态,记录。 〔2测试D触发器的罗京 按表5-7要求进行测试,并观察触发器状态的更新是否发生在CP脉冲的上升沿〔既由0→1,记录。仿真图如下：表5-6输入输出功能CPDRD’SD’QQ’xx0011保持xx0101翻转xx1010表5-7RD’SD’DCPQn+1功能Qn=0Qn=01100→101保持1→0011110→1101→010五、 实验结论1.通过本次实验了解了各类型触发器的逻辑功能。2.通过实验熟悉了Multisim的使用。3.对各类触发器的转换方法有了了解。实验六寄存器功能测试及应用实验目的：掌握中规模4位双向移位寄存器逻辑功能及使用方法；熟悉移位寄存器的应用——实现数据的串行、并行转换和构成环形计数器。实验设备及器件：SAC-DM32数字电路实验箱 1个74LS74 双D触发器 2片74LS04 六方向器 1片74LS194 四位双向通用移位寄存器 1片 实验原理：移位寄存器是一个具有移位功能的寄存器,是指寄存器中所存的代码能够在移位脉冲的作用下一次左移或右移。既能左移又能右移的称为双向移位寄存器,只需要改变左、右的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器,型号为CC40194或74LS194,两者功能相同,可相互使用,其引脚排列及功能表如图6-1所示。其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端,SL为左移串行输入端；S1、S0为操作模式控制端；CR为直接无条件清零端；CP为时钟脉冲输入端。74LS194有5种不同操作模式：即并行送数寄存,右移〔方向Q0→Q3,左移〔方向由Q3→Q0,保持及清零。S1、S0和CR端的控制作用如表6-1.表6-1功能输入输出CPCR’S1S0SRSLD0、D1D2D3Q0Q1Q2Q3清除×0××××××××0000送数↑111××abcdabcd右移↑101DSR×××××DSRQ0Q1Q2左移↑110×DSL××××Q1Q2Q3DSL保持↑100××××××Q0nQ1nQ2nQ3n保持↓1××××××××Q0nQ1nQ2nQ3n实验内容利用两块74LS74〔两个D触发器构成一个单向的移位寄存器。〔1参照图6-5搭接电路,观察并记录结果于表6-5。仿真图如下：表6-5CP↑RD’SD’D1Q1Q2Q3Q4001×00001111100021111100311111104111111151100000611000007110000081100000〔2在D1端串行输入二进制数0001后,将D1和D4相连,构成右移循环计数器,在CP脉冲作用下,观察右移循环功能,将实验结果记录表6-6中。表6-6CP↑D1RD’SD’Q1Q2Q3Q40×010000111110002011010030110010401100015D1连D4111000611010071100108110001测试四位双向移位寄存器的逻辑功能按图6-6连线,CR’、S1、S0、SL、SR、D0、D1、D2、D3分别接至逻辑开关的输出插口；Q0、Q1、Q2、Q3接至逻辑电平显示输出插口。CP端接单次脉冲源。按表6-7所规定的输入状态,逐项进行测试。清除：令CR'=0,其它输入均为任意态,这时寄存器输出应均为0.清除后,置CR'=1.〔2送数：令,送入任意4位二进制,如D0D1D2D3=0011,加CP脉冲,观察CP=0、CP=由01、CP由10三种情况下寄存器输出状态的变化,观察寄存器输出状态是否发生在CP脉冲的上升沿。〔3右移：清零后,令CR'=1,S1=0,S0=1,由右移输入端SR送入二进制码如0100,由CP端连续加4个脉冲,观察输出情况,记录之。〔4左移：先清零或预置,再令CR'=1,S1=1,S0=0,由左移输入端SL送入二进制码如1111,连续加四个CP脉冲,观察输出端情况,记录之。〔5保持：寄存器预置任意4位二进制如D0D1D2D3=0011,令CR'=1,S1=S0=0,加CP脉冲,观察寄存器输出状态,记录之。仿真图如下：表6-7清除模式时钟串行输入输出功能总结CR'S1S0CPSLSRD0D1D2D3Q0Q1Q2Q30×××××××××0000清零111↑××00110011保持101↑×0××××0000右移101↑×1××××1000右移101↑×0××××0100右移101↑×0××××0010右移110↑1×××××0001左移110↑1×××××0011左移110↑1×××××0111左移110↑1×××××1111左移100↑××××××0000保持五、实验总结1.注意移位寄存器模式控制端的状态。2.使用移位寄存器的时候呀注意左移和右移的连接方式。实验七计数器逻辑功能测试及应用实验目的1.熟悉掌握中规模集成电路计数器74LS161和74LS90的逻辑功能,使用方法及应用。2.掌握构成任意进制计数器的方法。实验设备及器件数字逻辑电路实验箱 1个74LS161同步加法二进制计数器 1片74LS90异步加法二、五、十进制计数器 1片74LS00二输入四与非门 1片74LS74双D触发器 1片74LS11三输入三与门 1片74LS47BCD码七段译码器 2片实验原理计数器是一个用以实现技术功能的时序部件,它不仅可用来计脉冲,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步技术器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据技术的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种比较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。利用中规模集成计数器构成任意进制计数器的方法归纳起来有乘数法、复位法、和置数法。乘数法将两个计数器串接起来,即技术脉冲接到N进制计数器的时钟输入端,N进制计数器的输出接到M进制计数器的时钟输入端,则两个计数器一起构成了NxM进制计数器。74LS90就是典型的例子,二进制和五进制和五进制计数器构成2X5=10进制计数器。复位法用复位法构成N进制计数器所选用的中规模集成技术器的计数容量必须大于N。当输入N个技术脉冲之后,计数器应回到全0状态。置零复位法：利用Cr=0时,Q3Q2Q1Q0=0000,使计数器回到全0状态。预置端送0：使计数器数据输入全0,当第N—1个计数脉冲到达后,让预置端LD=0.当第N个计数脉冲到来时Q3Q2Q1Q0=0000,使计数器回到全0状态。预置法置数法即对计数器进行预置数。在计数器到最大数时,置入计数器状态转换图中的最小数,作为计数循环的起点；可以之爱计数到达某个数之后,置入最大数,然后接着从0开始计数。如果用N进制计数器构成M进制计数器,需要跳过〔N-M个状态,或在N进制计数器计数长度中间跳过〔N-M个状态。中规模同步二进制计数器74LS161中规模异步集成计数器74LS90集成计数器74LS90是二-五-十进制计数器,其管脚排列如图7-2,功能表如表7-2.实验内容用清零法将74LS161构成一个十进制计数器,并用数码管显示数字。参考图7-3搭接电路,其状态转换图如图7-4仿真图如下：2.用74LS161芯片构成七进制计数器,采用置数法,并用数码显示数字。参考图7-5搭接电路,并画出状态转换图。仿真图如下：6.用74LS90芯片构成十进制计数器参考图7-7连接电路,并画出状态转换图。仿真图如下：用置数法将74LS90构成一个六进制计数器。参考图7-8连接电路,并画出状态转换图。仿真图如下：五、实验总结1.实验中应该注意集成块功能端有效的状态。2.实现其他进制计数器的时候要注意中断状态和反馈线的处理。实验八555定时器实验目的：熟悉定时器的工作原理；熟悉555定时器的典型应用；了解定时元件对输出信号周期及脉冲宽度的影响。实验设备及其器件1、SAC-DM32数字电路实验箱 1个2、555定时器、电阻、电容3、双踪示波器 1台4、万用表 1台5、连续脉冲电源 1台6、音频信号源 1台7、数字频率计 1台实验原理555集成时基电路称为集成定时器,是一种数字、模拟混合型的中规模集成电路,其应用十分广泛。该电路使用灵活、方便,只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器,因而广泛用于信号的产生、变换、控制与检测。它的内部电压标准使用了三个5K的电阻,故取名555电路。其电路类型有双极型和CMOS型两大类,两者的工作原理和结构相似。几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或7556,两者的逻辑功能和引脚排列完全相同,易于互换。555和7555是单定时器,556和7556是双定时器。双极型的电压是+5V~+15V,输出的最大电流可达200mA,CMOS型的电源电压是+3V~+18V。图8-1555定时器内部框图555电路的工作原理555电路的内部电路方框图如图8-1所示。它含有两个电压比较器,一个基本RS触发器,一个放电开关T,比较器的参考电压由三只5KΩ的电阻器构成分压,它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过时,触发器复位,555的输出端3脚输出低电平,同时放电,开关管导通；当输入信号自2脚输入并低于时,触发器置位,555的3脚输出高电平,同时放电,开关管截止。是复位端,当其为0时,555输出低电平。平时该端开路或接VCC。Vc是控制电压端〔5脚,平时输出作为比较器A1的参考电平,当5脚外接一个输入电压,即改变了比较器的参考电平,从而实现对输出的另一种控制,在不接外加电压时,通常接一个0.01uf的电容器到地,起滤波作用,以消除外来的干扰,以确保参考电平的稳定。T为放电管,当T导通时,将给接于脚7的电容器提供低阻放电电路。555定时器的典型应用〔1构成单稳态触发器图8-2555构成单稳态触发器上图8-2为由555定时器和外接定时元件R、C构成的单稳态触发器。D为钳位二极管,稳态时555电路输入端处于电源电平,内部放电开关管T导通,输出端Vo输出低电平,当有一个外部负脉冲触发信号加到Vi端。并使2端电位瞬时低于,低电平比较器动作,单稳态电路即开始一个稳态过程,电容C开始充电,Vc按指数规律增长。当Vc充电到时,高电平比较器动作,比较器A1翻转,输出Vo从高电平返回低电平,放电开关管T重新导通,电容C上的电荷很快经放电开关管放电,暂态结束,恢复稳定,为下个触发脉冲的来到作好准备。波形图见图8-3。图8-3单稳态触发器波形图暂稳态的持续时间Tw〔即为延时时间决定于外接元件R、C的大小