第3章 存储器(微机原理)

第三章半导体存储器3.1概述3.2静态存储器SRAM3.3动态存储器DRAM3.4只读存储器ROM3.5存储器系统的设计3.1概述

通过前面章节的讨论，我们对存储器的功能已经有了初步的了解。有了存储器，计算机才具有记忆功能，从而实现程序存储，使计算机能够自动高速地进行各种复杂的运算。存储器系统是微机系统中重要的分系统。内存储器用来存放当前运行的程序和数据，一般由一定容量的速度较高的存储器组成，CPU可直接用指令对内存储器进行读/写操作。在微机中，内存储器是由半导体存储器芯片组成。内存储器也称为主存储器，或简称为存储器。存储器系统由内存储器和外存储器两部分组成。

外存储器是CPU通过I/O接口电路才能访问的存储器，其特点是存储容量大、速度较低，又称海量存储器或二级存储器。外存储器用来存放当前暂时不用的程序和数据。CPU不能直接用指令对外存储器进行读/写操作，如要执行外存储器存放的程序，必须先将该程序由外存储器调入内存储器。在微机中常用硬磁盘、软磁盘和磁带作为外存储器。半导体存储器按存取方式不同，分为读写存储器RAM（RandomAccessMemory）和只读存储器ROM（ReadOnlyMemory）。读写存储器指机器运行期间可读、可写的存储器。目前微机中作为内存储器的半导体存储器，其主要特点是采用大规模集成电路技术构成单个芯片形式或者大容量的条形动态存储器（SIMMDRAM）形式，因而使用方便，价格较低。

只读存储器指机器运行期间只能读出信息，而不能写入信息的存储器。RAM是随机存取存储器的意思，“随机存取”含意是指对存储器任何一个单元中信息的存取时间与其所在位置无关。它是相对于“顺序存取”而言的。对顺序存取（或串行存取）的存储器（如磁带），必须按顺序访问各单元，即信息的存取时间与其所在位置有关。对内存储器而言，随机存取存储器和读写存储器是一回事，读写存储器的英文缩写应为RWM(ReadWriteMomery)。由于拼读困难，都称作RAM。读写存储器按信息存储方式可分为静态RAM（StaticRAM,简称SRAM）和动态RAM（DynamicRAM,简称DRAM）。只读存储器有3种类型：

掩模式ROM（简称ROM）、可编程只读存储器PROM（ProgrammaleROM）和可擦可编程只读存储器EPROM（ErasableProgrammableROM）。只读存储器电路比RAM简单，故集成度高，成本也低。其最大优点是所存信息能长期保存，当电源断电时，ROM中的信息不会消失，通电后立即可以使用，是非易失性的。因此，通常用ROM存放引导装入程序，系统每次加电立即进入ROM区的程序，在执行引导装入程序时把存在磁盘或其它外存储器上的程序和数据装入内存并启动其它程序运行。ROM还可以存放一些不需改变的其它程序和数据。在微型计算机的存储器中，既有RAM模块，又有ROM模块。

半导体存储器的制造工艺多种多样。根据工艺不同，半导体存储器又分为双极型TTL逻辑、发射极耦合（ECL）逻辑、NMOS、CMOS、HMOS等几种存储电路形式。半导体存储器技术性能指标主要有以下几项：1）存储容量存储容量是存储器的一个重要指标。存储容量是指存储器可以存储的二进制信息量，它一般是以能存储的字数乘以字长表示的。即存储容量=字数×字长，如一个存储器能存4096个字，字长16位，则存储容量可用4096×16表示。微型计算机中的存储器几乎都是以字节（8位）进行编址的，也就是说总认为一个字节是“基本”的字长，所以常常只用可能存储的字节数来表示存储容量。

存储器存储的字节数常常很大，如16384、32768、65536，为了表示方便，常常以1024为1K，以KB为存储容量的单位，这样上述3个存储器的存储容量可分别表示为16KB、32KB和64KB。2）最大存取时间存储器的存取时间定义为存储器从接收到寻找存储单元的地址码开始，到它取出或存入数据为止所需的时间。通常手册上给出这个参数的上限值，称为最大存取时间。显然，它是说明存储器工作速度的指标。最大存取时间愈短，计算机的工作速度就愈快。半导体存储器的最大存取时间为十几ns到几百ns。显然，存储容量是反映存储器存储能力的指标。

3）可靠性可靠性是指存储器对电磁场及温度等变化的抗干扰性，半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上。4)其它指标体积小、重量轻、价格便宜、使用灵活是微型计算机的主要特点及优点，所以存储器的体积大小、功耗、工作温度范围、成本高低等也成为人们关心的指标。上述指标，有些是互相矛盾的。这就需要在设计和选用存储器时，根据实际需要，尽可能满足主要要求且兼顾其它。存储器的分级体系结构简单的二级结构：主存＋辅存一般为半导体存储器，也称为短期存储器；解决读写速度问题；包括磁盘（中期存储器）、磁带、光盘（长期存储）等；解决存储容量问题；微机系统中存储器采用分级体系结构的根本目的是为了协调速度、容量、成本三者之间的矛盾。四级结构寄存器＋Cache＋主存＋辅存CPU内部高速电子线路(如触发器)一级：在CPU内部二级：在CPU外部一般为静态随机存储器SRAM。一般用动态随机存储器DRAM存放临时数据，而用闪速存储器FLASH存放固化的程序和数据（即固件fireware）磁盘、磁带、光盘等其中：cache-主存结构解决高速度与低成本的矛盾；主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾；只有主存（内存）占用CPU的地址空间PC/XT机系统内存空间的划分640KB常规内存128KB保留RAM256KBROM存储器分类按存储介质，可分为半导体存储器、磁介质存储器和光存储器按照存储器与CPU的耦合程度，可分为内存和外存按存储器的读写功能，分为读写存储器（RWM：Read/WriteMemory）和只读存储器（ROM：ReadOnlyMemory)按掉电后存储的信息可否永久保持，分为易失性（挥发性）存储器和非易失性（不挥发）存储器存储器分类按照数据存取的随机性，分为随机存取存储器、顺序存取存储器（如磁带存储器）和直接存取存储器（如磁盘）按照访问的串行/并行存取特性，分为并行存取存储器和串行存取存储器按照半导体存储器的信息存储方法，分为静态存储器和动态存储器按存储器的功能，分为系统存储器、显示存储器、控制存储器一般把易失性半导体存储器统称为RAM，把非易失性半导体存储器都称为ROM存储器的分类及选用按存储介质分类半导体存储器磁介质存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；MOS型掩膜ROM一次性可编程PROM紫外线可擦除EPROM电可擦除E2PROM可编程只读存储器FLASH读写存储器RAM只读存储器ROM（按读写功能分类)（按器件原理分类）静态SRAM动态DRAM：集成度高但存取速度较低

一般用于需要较大容量的场合。速度较快，集成度较低，一般用于对速度要求高、而容量不大的场合。(按存储原理分类)§3.2.1静态RAM的六管基本存储单元集成度低，但速度快，价格高，常用做Cache。T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。如A点为数据D，则B点为数据D。T1T2ABT3T4+5VT5T6行选择线有效（高电平）时，A、B处的数据信息通过门控管T5和T6送至C、D点。行选择线CD列选择线T7T8I/OI/O列选择线有效（高电平）时，C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。

静态读写存贮器（SRAM）使用十分方便，在微型计算机领域获得了极其广泛的应用。现以一块典型的SRAM芯片为例说明其外部特性及工作过程。

SRAM6264引线图

（1）8K×8bit的CMOSRAM芯片

①引线功能。6264（6164）有28条引出线，它们包括：

A0~A12为13条地址信号线。

D0~D7为8条双向数据线。

，CS2为两条选片信号的引线。为输出允许信号。是写允许信号。

NC为没有使用的空脚。芯片上还有+5V电压和接地线。

②6264（6164）的工作过程。

6264真值表

SRAM6116引线图

（2）2K×8bit的CMOSRAM芯片

§3.2.2存储器访问周期的时序在选择存储器器件时，须考虑的最重要的参数是存取时间。从地址输入稳定到数据输出的最大时延大于从芯片片选有效到数据输出的时延。所以前一个时延参数称为存取时间。常用的MOSRAM的存取时间一般在15~500ns之间。由于存储器芯片内部有支持电路，所以它们之间的连接是很方便的。但是存储器芯片对输入信号的时序要求却是很严格的，而且各种存储器芯片的时序要求也不相同。为确保正常工作，存储器板上的控制逻辑提供的地址输入和控制信号必须满足该器件制造厂家所规定的时序参数。存储器的读操作与写操作时序是不同的。图（a）是存储器读周期的时序。在读周期开始处的A点，加上地址信号并保持稳定，直到读周期结束。为了减小存取时间，在B点前应提供CS信号。在C点后数据输出变为有效，并一直保持到地址和芯片片选信号变化为止。写允许信号WE在读周期时序图中未给出，它在整个读周期中应保持为高电平。

SRAM6264数据读出波形

对于读操作而言，输出数据有效后不能立即改变地址输入信号而开始另一次读操作。这是因为在下一次存储器操作之前，器件需要一定的时间来完成内部操作，这段时间叫作读恢复时间。存取时间和读恢复时间之和叫作存储器读周期时间。从一次读操作的开头到下一个存储器周期开始之间的时间不应小于存储器读周期时间。

数据输入的时序要求不太严格，只要在整个写周期中保持稳定即可。但对于写脉冲却有两个严格的时序要求：地址建立时间和写脉冲宽度。地址建立时间就是地址状态达到稳定的时间，在经过这段时间之后才能加入写脉冲。图（b）中，地址建立时间是A点和B点之间的那段时间。写脉冲宽度定义为写脉冲必须保持有效（低电平）状态的那段时间。写周期时间是A点和D点之间的那段时间，是地址稳定时间、脉冲宽度及写恢复时间之和。有些存储器器件的读写恢复时间可以为零。

这里要注意，上述存取时间和读写周期时间是存储器器件本身的最小时序要求。由于I/O控制逻辑、系统总线逻辑和存储器接口逻辑均会造成延时，所以从整个存储系统来考虑存取时间和读、写周期时间还要长。

与上面介绍的静态RAM相似，动态RAM存储器器件内的基本存储电路也是按行和列组成矩阵的，基本区别在于存储电路不同。与静态RAM中信息的存储方式不同，动态RAM是利用MOS管栅源间的极间电容来存储信息的。当电容充有电荷时，称存储的信息为1；电容上没有电荷时，称存储的信息为0。由于电容上存储的电荷不能长时间保存，总会泄漏，因此必须定时地给电容补充电荷，这称为“刷新”或“再生”。3.3动态存储器DRAM1.动态RAM基本存储电路常用的动态基本存储电路有4管型和单管型两种，其中单管型由于集成度高而愈来愈被广泛采用。我们这里以单管基本存储电路为例说明。动态RAM的单管基本存储单元集成度高，但速度较慢，价格低，一般用作主存。行选择线T1B存储电容CA列选择线T2I/O电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止存储电容C放电导致数据丢失，必须定时进行刷新；动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）刷新放大器

动态读写存贮器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用。（1）动态存贮器芯片2164A的引线

A0~A7为地址输入端。

DIN和DOUT

是芯片上的数据线。

RAS为行地址锁存信号。

CAS为列地址锁存信号。

WE为写允许信号。

DRAM2164引线图

64K×1bit的HMOSDRAM芯片（2）DRAM的工作过程①读出数据。②写入数据。③刷新。

Intel2164为64K×1动态RAM，采用HMOS工艺，单管动态基本存储电路，单一的+5V电源，最大的工作/维持功耗为150/110mW，所有的输入、输出引脚都与TTL电路兼容，2164共有16个引脚。它的地址码的输入和控制方式不同于前面讨论的静态RAM。2164是64K×1

的芯片，要有16位地址码对其控制，所以芯片本应有16个引脚作为地址线，但实际上只有8个引脚用作地址引线。为了实现16位地址控制，采用分时技术将16位地址码分两次从8条地址引线上送入芯片内部，而在片内设置两个8位锁存器，分别称为行锁存器和列锁存器。16位地址码也分成行地址（低8位地址）和列地址（高8位地址），在两次输入后分别寄存在行锁存器内和列锁存器内。基本存储电路也按行和列排成256×256的存储矩阵。

地址选择操作是这样的：由行地址选通信号把先出现的8位地址送到行地址锁存器，由随后出现的列地址选通信号把后出现的8位地址送到列地址锁存器。行译码器和列译码器把存于行锁存器和列锁存器的地址码分别译码，形成256条行选择线和256条列选择线，对256×256存储矩阵进行选址。读写操作时：当全部地址码输入后，256行中必有一行被选中，这一行中的256个基本存储电路的信息都被选通到各自的读出放大器，在那里每个基本存储电路存储的逻辑电平都被鉴别、放大和刷新。列译码器的作用是选通256个读出放大器中的一个，从而唯一地确定欲读/写的基本存储电路。并将被选中的基本存储电路通过读出放大器、I/O控制门与输入数据锁存器或输出数据锁存器及缓冲器相连，以便完成对该基本存储电路的读/写操作。

DRAM2164的读出过程

DRAM2164的写入过程

读出与写入操作是由写允许信号WE控制的，WE当为高电平时，进行读操作，数据从引脚DOUT输出；当WE为低电平时，进行写操作，数据从DIN

引脚输入并锁存于输入锁存器中，再写入选定的基本存储电路。三态数据输出端受信号控制而与信号无关。对2164DRAM的刷新方法是对256行逐行进行选择，同时行选通信号加低电平，但列选通信号为高电平。这样，虽然对基本存储电路进行了读操作，把一行中256个基本存储电路存储的信息被选通到各自的读出放大器进行放大锁存，但不进行列选择，没有真正的输出，而是把锁存的信息再写回原来的基本存储电路，实现刷新。

ROM的特点是其内容一旦设定就不能改变，至少不借助于特别的设备是不能改变的。由于它的结构比较简单（不需写入电路），所以位密度高。ROM是非易失性存储器，而且十分可靠。因此大部分存储器系统既含有RAM模块，又含有ROM模块。一般在ROM中存放诸如引导装入程序和不变的数据表之类的信息。有时用ROM存入常驻监控程序和操作系统的其它适当部分（这样可省去引导装入程序），甚至可存放永久性的语言解释程序。

ROM中内容的建立过程有时称为编程，但与后几章中产生指令序列的过程不是一回事。按内容的设定方式，ROM基本上分为3种类型。3.4只读存储器ROM

第1类ROM，其中的内容是在厂家制造时采用掩模操作或称掩模编程而建立的，用户无法改变这种ROM器件中的内容，这类ROM称为掩模ROM，简称ROM。第2类ROM中的内容是由用户根据需要借助于专门的设备来建立的，这类ROM称为可编程只读存储器（PROM）。如同掩模编程的ROM一样，PROM一旦编程后，其中的内容就再也不能改变了。第3类ROM不仅可由用户编程，而且还可以用特殊的设备擦除其中的内容并重复编程多次，它们被称为可擦可编程只读存储器（EPROM）。根据擦去信息的方式不同，EPROM分为紫外线擦除EPROM（简称EPROM）和电擦除的EPROM（ElectricallyEPROM）两种，后者简称EEPROM（即E2PROM）。EEPROM用电信号擦除信息的时间为若干毫秒，比紫外线擦除信息的时间短得多。EEPROM的主要优点是可按字节进行擦除和重新编程。本节介绍掩模ROM、PROM和EPROM的基本原理。

3.4.1掩模只读存储器ROM

掩模只读存储器的基本组成原理可用下图给出的4×4

MOSROM来说明。地址输入端A0和A1经译码后输出4条行选择线，我们称为字线。每条字线选中一个字，而每个字的4位由列线输出，列线称为位线。这种结构称为字位结构，即行线决定字，列线决定位。在字线（W0~W3）和位线（B0~B3）之间根据字的内容需要跨接MOS管，如该位的信息为0，则跨接MOS管；如该位的信息为1，则不跨接MOS管。这样，就构成了一个简单的ROM。在进行读出操作时，根据地址码A1A0状态译码后，对应字线为高电平，与该字线相连的MOS管导通，相应位线为低电平，其它位线输出高电平。位线字线D3D2D1D0单元01010单元11101单元20101单元30110EPROM由于这种ROM中字线和位线之间是否跨接MOS管是根据存储内容在制造时的“掩模”工艺过程来决定的，所以称为掩模ROM。这种ROM制造完毕后用户不能更改所存信息。至于存储矩阵的内部结构，除上面介绍的字位结构外，还有类似于RAM中双译码或复合译码结构，这里不再说明。

3.4.2可编程只读存储器PROM

可编程只读存储器PROM的基本存储电路为一个晶体管。这里仍以字位结构进行说明。晶体管的集电极接VCC，它的基极连接字线，发射极通过一个熔丝与位线相连，如下图所示。基本存储电路制造时，每条字线与所有位线之间都跨接一个带熔丝的双极性晶体管，就构成了可编程只读存储器PROM。用户编程时，输入地址码，通过地址译码，选择相应的字线呈高电平，同时，若要写入信息0，则将相应位线送上低电平，于是管子导通，只要适当控制导通电流的强弱，可将熔丝烧断；若要写入1，则将相应位线送上高电平，于是管子截止，熔丝不被烧断。这样可按地址完成字的内容写入。PROM的基本存储电路

读出操作时，首先给定地址，通过地址译码器使相应字线呈高电平，从而选定该单元的各位。若某一位晶体管熔丝没有断，则位线被拉到VCC高电平，读出信息为1；如果熔丝被烧断，则位线仍为低电平，读出信息为0。很显然，熔丝在编程时一旦被烧断后，不能再复原。因此，这种PROM用户只能进行一次编程。

3.4.3可擦可编程只读存储器EPROM

紫外线擦除EPROM的基本存储电路由一个浮置栅雪崩注入MOS（FAMOS）管和一个普通MOS管串联组成，如下图所示。图中FAMOS管作为存储器件用，而另一个MOS管则作为地址选择用，它的栅极受字线控制，漏极接位线并经负载管到电源VCC。

FAMOS管的多晶硅栅浮置在绝缘的SiO2层中，与四周无电的接触，称为浮置栅。FAMOS管存储器件是以浮置栅是否积存电荷来区分信息0与信息1的。对P沟道FAMOS管，在制造之后，浮置栅没有电荷，则管子无导电沟道，D和S之间是不导通的。

P沟道FAMOS管结构EPROM的基本存储电路

所以字线被选中为高电平时，位线也输出高电平。如采用这样的基本存储电路组成存储矩阵，可以认为它存储的信息全都为1。编程时，根据需要可将选中的某些基本电路的D和S之间加一个25V高压（正常为5V），另外加上编程脉冲（其宽度为50ms），它们的D和S之间就会瞬时击穿并有电子通过绝缘层注入浮置栅。当高压去掉后，注入浮置栅的电子因有绝缘层包围无处泄漏，浮置栅就为负，形成导电沟道，FAMOS管导通。这时我们就认为这些基本存储电路被写入了0。

在EPROM存储器芯片上方有一个石英玻璃窗口，当用紫外线照射这个窗口时，所有基本存储电路的浮置栅上的电荷会形成光电流泄漏掉，使电路恢复初始状态，从而把写入的信息擦除。这样就可以对其再次编程。这样的EPROM芯片常用的有2708（1K×8）、2716（2K×8）、2732（4K×8）、2764（8K×8）、

27128（16K×8）、

27256（32K×8）和27512（64K×8），还有各种容量的CMOSEPROM，如27C64（8K×8）、27C256（32K×8）、27C512（64K×8）、27C010（128K×8）、27C020（256K×8）和27C040（512K×8）等。编程高压有12.5V,21V和25V，各种芯片的编程规范和工作速度也差别较大，应用时应参照有关厂家提供的技术资料，借助专门的编程器可方便地完成对EPROM的编程。

紫外线擦除EPROM的时间较长，并且不能只擦除个别单元的信息。近几年来，电可改写的可编程只读存储器E2PROM已被广泛应用。其主要特点是能在应用系统中进行在线读写，并可按字节进行擦除和改写。E2PROM除了并行传送数据芯片外，还有各种容量串行传送数据芯片。串行E2PROM具有体积小、成本低、电路连接简单、占用系统地址线和数据线少等优点，但数据传送速度较慢。27系列EPROM芯片管脚排列A0~A15为地址线O0~O7为数据线VPP是编程电压输入端，编程时一般接12.5V左右的编程电压。正常读出时，VPP接工作电源

是输出允许,通常连接内存读信号为片选信号和编程脉冲输入端的复用管脚，在读出操作时是片选信号，在编程时是编程脉冲输入端。编程时，应在该管脚上加一个50ms左右的TTL负脉冲EPROM操作真值表VPP

功能HXX等待（未选中）XHX输出禁止LLX读出数据LHVPP

编程写入XHVPP

编程验证HHVPP

编程禁止3.4.4FLASH存储器（FlashMemory）原理上，FLASH属于ROM型，但可随时改写信息功能上，FLASH相当于RAM特点：可按字节、区块（Sector）或页面（Page）进行擦除和编程操作快速页面写入：先将页数据写入页缓存，再在内部逻辑的控制下，将整页数据写入相应页面由内部逻辑控制写入操作，提供编程结束状态具有在线系统编程能力具有软件和硬件保护能力内部设有命令寄存器和状态寄存器内部可以自行产生编程电压（VPP），所以只用VCC供电

特点

1、使内部存储信息在不加电的情况下保持10年左右

2、可以用比较快的速度将信息擦除以后重写，反复擦写达几十万次，可以实现分块擦除和重写，也可以按字节擦除与重写。还具有非易失性，可靠性能好，速度快以及容量大等许多优点闪烁存储器也称快速擦写存储器。实际上闪烁存储器属于EEPROM类型，又称FlashROM，性能优于普通EEPROM。它是Intel公司率先推出的一种新型存储器，在Pentium机主板上，用128KB或256KB的FlashROM存放BIOS，取代了EPROM和EEPROM。因此现在称BIOS为FlashBIOS。

这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口3.5存储器芯片与CPU连接存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线

1．CPU总线的负载能力

CPU的地址、数据及控制总线的直流负载一般能带1个或几个TTL负载。半导体存储器基本上是由MOS器件组成，直流负载很小，一般在很小的计算机系统中，例如单片机应用系统，CPU可以直接与存储器芯片相连接。除此之外，为了减轻CPU的负载，增强系统的可靠性，一般要采用总线驱动隔离措施，对于数据总线要采用双向驱动，对于地址总线与控制总线则要加上单向驱动，将驱动器的输出连至存储器或其他电路。3.5.1几点考虑2．CPU的时序与存储器存取速度之间的配合

高速CPU与低速存储器之间的速度如果不匹配，应在CPU访问存储器的周期内插入等待脉冲TW

。

3．存储器结构的选定

由于CPU的数据线有8、16、32、64位等几类，相应存储器的结构分为单体、2体、4体、8体等，存储器结构的选定是指CPU与存储器连接时，存储器是单体结构还是多体结构。4．片选信号及行、列地址产生机制

由于存储器芯片的容量是有限的，微机中存储器的总容量一般远大于存储器芯片的容量，因此，存储器往往由多片存储器芯片组成，在CPU与存储器芯片之间必须设有片选择译码电路，一般由CPU的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址。3.5.2存储器芯片的扩展存储芯片存储模块存储体进行位扩展以实现按字节编址的结构进行字扩展以满足总容量的要求存储体、地址译码、数据缓冲和读写控制位扩展：因每个字的位数不够而扩展数据输出线的数目；字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；存储芯片的位扩展⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片扩展实现64KB存储器进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。

A0~A15R/WCS等效为64K*8A0~A15D0~D7R/WCS如果存储器的容量要求是4K×8bit，而我们只有静态随机存取存储器2141（4K×1bit）满足不了8位的字长要求，此时就需要8片2141进行位扩展，由1位扩展为8位来满足要求。如果存储器的容量要求是1K×8bit，而我们只有静态随机存取存储器2114（1K×4bit）同样满足不了8位的字长要求，此时就需要2片2114进行位扩展，由4位扩展为8位来满足要求。存储芯片的字扩展用8K×8bit的芯片扩展实现64KB存储器D0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8译码器Y0Y1Y7………A13

A14

A15

进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线

，CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线——片选线。

A0~A12R/W64K*8A0~A15D0~D7R/WCS等效为如果存储器的容量要求是16K×8bit，而我们只有只读存取存储器EPROM2764（8K×8bit）同样满足不了容量要求，此时就需要2片2764进行位扩展，由8K存储单元扩展为16K存储单元来满足要求。存储芯片的字、位同时扩展用16K×4bit的芯片扩展实现64KB存储器16K*416K*4D0~D3D4~D716K*416K*416K*416K*416K*416K*4首先对芯片分组进行位扩展，以实现按字节编址；其次设计个芯片组的片选进行字扩展，以满足容量要求；64K*8A0~A15D0~D7R/WCS等效为A0~A13R/W2－4译码器A15A14CS如果存储器的容量要求是2K×8bit，而我们只有2114（1K×4bit），这样既满足不了字长要求也满足不了容量要求，此时就需要4片2114进行位扩展和字扩展。存储器模块设计确定芯片型号及数量根据容量、速度、价格、功耗等要求，确定芯片的具体型号和数量。如考虑选用SRAM还是DRAM，是否需要E2PROM、FLASH等等思考：若要求扩展64K容量的内存，以下几种选择哪种最优？

64K1的芯片数量N=(64K8)/(64K1)=18片;需位扩展

8K8的芯片数量N=(64K8)/(8K8)=81片；需字扩展

16K4的芯片数量N=(64K8)/(16K4)=42片；需字位扩展芯片的种类和数量应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性。从总线负载和系统连接来看，第二种选择最好。存储器模块设计内存地址空间的分配在PC机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落在0C0000H~0DFFFFH范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关来在改变扩展存储器的地址范围用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式3.5.2CPU与存储器的连接另外，如果系统中数据总线的宽度大于8bit，如第二章中所述的8086微处理器系统，为了能同时进行8位和16位操作，还应该设计高位库和低位库。即根据选定存储芯片的特点确定其字位扩展方式：通常各存储芯片上的地址线及读写控制线均互连，而数据线和片选线的连接方式需根据具体情况确定。设计较大容量存储器时宜选用容量为N×1的存储芯片进行位扩展，而不选用字扩展，为什么？一、存储器片选译码电路地址总线的低位地址线直接与各存储芯片的地址线连接。所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常M/IO信号也参与片选译码

CPU与存储器连接包括地址总线、数据总线、控制总线的连接。1．地址译码器单片的存储器芯片其容量是有限，微型计算机系统的存储器系统一般是由多片存储器组成。CPU要对存储器进行读写，首先要对存储芯片进行片选，之后从被选中的存储芯片中选择所要读写的存储单元。片选是通过地址译码来实现的，译码的方法可以通过逻辑电路来进行译码，也可以利用译码器进行译码。利用译码器进行译码使电路简单易懂。常用译码器有2/4译码器和3/8译码器。表3.974LS138的功能表P77二、片选信号可以采用线译码、部分译码和全译码等三种方 式（或三种方式的组合）来实现。

线译码

部分译码

全译码每组芯片使用一根地址线作片选；只有部分高位地址线参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；地址信号不完全确定，所以存在地址重叠问题，浪费寻址空间，并可能导致误操作；例设某系统地址总线宽度为20bit，数据总线宽度为8bit。现采用8K8芯片实现32KB扩展存储器，要求其地址从0C0000H开始，试画出该扩展存储器与系统三总线的连接方式。扩展存储器共需要8K8的存储芯片数量N＝(32K8)/(8K8)=41片数据线：不要位扩展，芯片数据线互连后与系统数据线连接读写控制线：所有芯片的读/写线分别互连后与系统相连低位地址线：8K容量的存储芯片需要13根地址线进行字选，所有芯片地址线互连后与系统的低13位地址线（A0~A12）连接；高位地址线：剩余的7根系统地址线（A13~A19）可用于产生所需的4根片选线；用全译码法实现扩展存储器的片选设计芯

片A19~A15

A14A13A12~A0地址空间（顺序方式）①0C1FFFH～0C0000H②0C3FFFH～0C2000H③0C5FFFH～0C4000H④0C7FFFH～0C6000H全译码方式下，系统的每一条地址线都应该参与译码。设该扩展存储器占用0C0000H开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：1111111111111～00000000000001100000110000111000101100011从该表中可以看出：

低位地址线A12~A0应直接接在存储芯片上，寻址片内8K单元；

次高位地址线A14、A13译码后产生片选信号区分4个存储芯片；最高位地址线A19~A15及控制信号M/(/IO)可用作片选信号有效的使能控制；符合要求的全译码电路（一）D0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7

用门电路完成片选译码，电路结构看起来比较复杂。A19

A18

A17A16

A13

A14

A15

M//IOR/W符合要求的全译码电路（二）

用译码器代替门电路完成片选译码，电路工作稳定，结构简练。2－4译码器CSR/WD0~D7A0~A12A19

A18

A17A16

A13

A14

A15

M//IO④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7用部分译码法实现扩展存储器的片选设计芯片A19~A15

A14A13A12~A0地址空间（顺序方式）①001111111111111～0000000000000②01③10④11与全译码方式的唯一区别是：系统最高段地址信号（A19～A15

）不参与片选译码，即这几位地址信号可以为任何值。共占用25组地址00