计算机结构与逻辑设计02

计算机结构与逻辑设计

2023/2/11目录第0章 绪论第1章 计算机中的数制与码制第2章 逻辑函数与门网络第3章 时序逻辑电路第4章 算术逻辑运算电路第5章 PLD与VHDL语言2023/2/12重点逻辑代数的基本定理逻辑函数的卡诺图化简(必考)组合逻辑电路的分析与最小化设计(必考)逻辑电路的冒险2023/2/13§2.1 逻辑代数的基本知识

逻辑代数(LogicAlgebra)又称为布尔(Boolean)代数，是用来处理命题(Proposition)之间逻辑关系的代数系统。在逻辑代数中，命题用字母A,B,C等表示，称为逻辑变量。

二值逻辑——任何逻辑命题只有真(True)和假(False)两个可能。逻辑变量的真和假称为逻辑真值(Truth)。

二值逻辑的逻辑变量取值：逻辑0、逻辑1。逻辑0和逻辑1不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑状态 二值逻辑满足排中律： 若A≠1，则A=0； 若A≠0，则A=1逻辑关系 函数 实现抽象电路2023/2/14§2.1.1 逻辑代数的基本运算基本逻辑运算：与(and)、或(or)、非(not)与逻辑真值表与逻辑关系表与逻辑只有决定某一事件的所有条件全部具备，这一事件才能发生开关A开关B灯F断断断合合断合合灭灭灭亮ABF1011010000102023/2/15§2.1.1 逻辑代数的基本运算与逻辑的表示 逻辑常量、逻辑变量间的运算规则：

0·0=0 0·1=1·0=0 1·1=1

A·0=0 A·1=1 A·A=A

逻辑表达式F=AB=ABABF逻辑符号与逻辑运算符，也有用“”、“∧”、“∩”、“&”表示2023/2/16§2.1.1 逻辑代数的基本运算

或逻辑真值表或逻辑ABF1逻辑符号只有决定某一事件的有一个或一个以上具备，这一事件才能发生ABF1011010011102023/2/17§2.1.1 逻辑代数的基本运算

逻辑常量、逻辑变量间的运算规则：

0+0=0 1+0=0+1=1 1+1=1

A+0=A A+1=1 A+A=A

逻辑表达式F=A+BN个输入：F=A+B+...+N或逻辑运算符，也有用“∨”、“∪”表示2023/2/18§2.1.1 逻辑代数的基本运算 逻辑常量、逻辑变量间的运算规则：

当决定某一事件的条件满足时，事件不发生；反之事件发生，非逻辑真值表逻辑符号AF1AF0110逻辑表达式F=A“-”非逻辑运算符非逻辑2023/2/19§2.1.1 逻辑代数的基本运算异或运算ABF101101001100逻辑表达式F=AB=AB+AB

ABF=1逻辑符号“”异或逻辑运算符2023/2/110§2.1.1 逻辑代数的基本运算ABF101101000011同或运算逻辑表达式F=AB=AB

ABF=1逻辑符号“⊙”同或逻辑运算符2023/2/111§2.1.1 逻辑代数的基本运算

复合逻辑运算与非逻辑运算F1=AB或非逻辑运算F2=A+B与或非逻辑运算F3=AB+CD2023/2/112§2.1.2 逻辑代数的基本定律公理1如A≠1,则A=0如A≠0,则A=1公理2公理30·0=01·1=1公理40·1=1·0=01+0=0+1=1公理51·1=10+0=0交换律A·B=B·AA+B=B+A结合律A·(B·C)=(A·B)·C(A+B)+C=A+(B+C)分配律A·(B+C)=A·B+A·CA+(B·C)=(A+B)(A+C)2023/2/113§2.1.2 逻辑代数的基本定律

控制律A·0=0A+1=1自等律A·1=AA+0=A重叠律A·A·…·A=AA+A+…+A=A吸收律A(A+B)=AA+A·B=A互补律反演律双重否定律2023/2/114§2.1.2 逻辑代数的基本定律证明方法：一、利用真值表 例2-1用真值表证明反演律二、利用基本定律 例2-2证明吸收律A+AB=A A+AB=A·1+A·B=A·(1+B)=AABAB

A+BABA+B0001101111101110100010002023/2/115§2.1.3 逻辑代数的基本规则一、置换(Replacement)规则

对于逻辑等式中的任一变量X，若将所有出现X的地方都用逻辑函数G置换，等式仍然成立。

例2-3

由此反演律能推广到n个变量2023/2/116§2.1.3 逻辑代数的基本规则二、对偶(Dual)规则

对任一逻辑函数F=f(X1,X2,…,Xn)，只要对表达式中所有的逻辑常量和逻辑符号分别做1和0、+和·

的对换，得到的新函数就是原函数F的对偶函数，记为F’。且原函数具有的一切性质，其对偶函数同样具备。

应用对偶规则时需要注意：1) 上述变换必须对所有的逻辑常量、逻辑符号施行，不能遗漏；必须保持原函数变量之间的运算顺序不变。 例2-4求的对偶函数3) 函数式中有“”和“⊙”运算符，求对偶函数时，要将运算符“”换成“⊙”，“⊙”换成“”。

2023/2/117§2.1.3 逻辑代数的基本规则三、反演(Invert)规则(反函数) 对任何逻辑函数F=f(X1,X2,…,Xn)，只要将表达式中所有的逻辑常量、逻辑符号和逻辑变量分别作0和1，+和·，之间的交换，得到的新的逻辑表达式就是原函数F的反函数。反演规则也称为求反规则或求补规则。 在使用反演规则时应注意：上述变换必须对所有的逻辑常量、逻辑符号和逻辑变量施行，不能遗漏必须保持原函数变量之间的运算顺序不变之间的互换只对逻辑变量有效。函数式中有“”和“⊙”运算符，求反函数时，要将运算符“”换成“⊙”，“⊙”换成“”。2023/2/118§2.1.3 逻辑代数的基本规则 例2-5求的反函数

例2-6求逻辑函数的反函数

在作求反运算时，不要先在逻辑表达式上面加横杆，而是采用直接顺序求反的方法，避免将求反运算和求非运算混淆2023/2/119§2.1.3 逻辑代数的基本规则对偶函数与反函数的区别：从命题的角度讲，对偶函数是两个相互独立的函数。函数形式上对偶，性质上相同。反函数是同一命题的两个表现形式，且满足互补律。从演化规则上讲，求对偶函数对换逻辑常量与逻辑符号，求反函数对换逻辑常量、逻辑符号和逻辑变量。2023/2/120§2.1.4 逻辑代数的常用公式1、并项公式：如果逻辑表达式中有两个与项，它们的一个因子相同，另一个因子互补，就可以将两项合并称一项，并消去那个互补的因子。2、消冗余因子公式：如果某与项的一个因子恰好与另一个与项互补，则该因子是冗余的，可以消去。3、消冗余项公式：如果某两个与项有一个因子互补，而第三个与项恰好是这两个与项中不互补的全体因子的与运算，则第三项是冗余的，可以消去。2023/2/121§2.2 逻辑函数及其描述方法

在逻辑代数中，任何对n个逻辑变量x1,x2,…,xn进行有限次逻辑运算的逻辑表达式，称为n变量的逻辑函数或简称函数，记作：F=f(x1,x2,…,xn)。 逻辑函数的描述方法：1、逻辑表达式 F(A、B、C) 与-或式 或-与式 与-或-非式2023/2/122§2.2 逻辑函数及其描述方法2、逻辑图3、真值表4、卡诺图：卡诺图是真值表的一种图形表示方法。把真值表中的变量分成两组分别排在行和列中，其中多变量坐标按循环码排列，函数值按坐标的位置逐个填入，就构成二维图表——卡诺图。

例2-7求下面真值表的卡诺图ABCF000000100100011110001011110111111111BC00011110A012023/2/123§2.2 逻辑函数及其描述方法AB00011011

m0

m1

m2

m3AABBABBAABABAB1010

m0

m1

m2

m3

miABC01000111100001111000011110

m0

m1

m2

m3

m4

m5

m6

m7

m0

m1

m2

m3

m4

m5

m6

m7

m12

m13

m14

m15

m8

m9

m10

m11ABCD二变量K图三变量K图四变量K图2023/2/124§2.2 逻辑函数及其描述方法5、标准表达式

最小项：设有n个变量为A1~An，P是由这n个变量组成的与项。若与项P中的每一个变量都以出现一次且仅一次，则称P是最小项。 例，由A,B,C三个变量构成的最小项共8个，为：

n个变量构成的最小项共有2n个，通常用mi表示。下角标i按下面的规则确定：将变量A1~An按顺序排序，与项中以原变量出现时记为1，以反变量出现记为0。它们按序排列成一个二进制数，其相应的十进制数即为i的值。例如

由最小项的逻辑和所构成的逻辑函数式成为逻辑函数的标准与或式。简写为：2023/2/125§2.2 逻辑函数及其描述方法

例2-8将例2-7的真值表改写为标准与或式ABCF000000100100011110001011110111112023/2/126§2.2 逻辑函数及其描述方法 例2-9将函数变换为与或标准式 作出函数的真值表ABCF000100100100011110011010110111102023/2/127§2.2 逻辑函数及其描述方法例2-10将变换成标准与或式

F2023/2/128§2.2 逻辑函数及其描述方法

2023/2/129§2.2 逻辑函数及其描述方法问题一、如何由普通表达式得到卡诺图 例2-12画出3变量函数F(A,B,C)=A+BC的卡诺图2023/2/130§2.2 逻辑函数及其描述方法2023/2/131§2.3 门电路的基本知识正逻辑(PositiveLogic)：高电平代表逻辑1，低电平代表逻辑0负逻辑(NegativeLogic)：低电平代表逻辑1，高电平代表逻辑0门电路的主要技术要求：1、逻辑电平稳定。2、功耗小。静态功耗，动态功耗3、工作速度高。平均延迟时间4、抗干扰能力强。干扰容限，也成干扰裕度(NoiseMargin)5、负载能力强。阻性负载，容性负载0

小规模集成电路：扇出系数互补输出电路：又称推拉输出电路 优点：负载能力强 缺点：输出端不可并联使用2023/2/132§2.4 逻辑函数的简化 一个逻辑函数可以有多种不同的逻辑表达式，它们在繁简程度上有所差异，但是它们所表示的逻辑功能是完全等效的。将较繁的逻辑表达式变换成与之等效的最简逻辑表达式就称为逻辑函数的简化。 由于逻辑函数与逻辑电路之间存在着一一对应关系，因此逻辑函数简化意味着可以用较少的输入端来实现同样的逻辑功能。这对于提高电路可靠性和降低成本都是有利的。

逻辑函数简化的方法： 逻辑代数简化法(公式法简化) 卡诺图法简化2023/2/133§2.4.2 公式法简化合并项法

F吸收法

F消除法

F2023/2/134§2.4.2 公式法简化配项法

F综合法

F2023/2/135§2.4.3 卡诺图法简化

由于卡诺图的坐标采用循环码编排，使得图上任何相邻的两个小方块对应的最小项逻辑相邻，图上每行、每列两端的两个最小项也是逻辑相邻的。相邻两个最小项的合并项在图上用一个圈表示，合并规则如下：1) 将逻辑值为1的相邻最小项圈起来，圈内最小项(1格)的个数M=2i(i=0,1,2,…)，即M必须是2的幂；M个1格圈在一起可以消去i个变量，所以，合并后的与项中只包含(n-i)个变量。由此可见，相邻1格越多，即合并圈越大，可以消去的变量数越多，合并后的与项越简单。2) 为了使函数简化得到最佳结果，合并圈之间允许部分重叠，某些1格甚至可以多次重叠。3) 若一个合并圈包含的每1格均被其他合并圈分别包含了，则这个合并圈就是多余的，必须消除。2023/2/136§2.4.3 卡诺图法简化

0001111000011110

m0

m1

m2

m3

m4

m5

m6

m7

m12

m13

m14

m15

m8

m9

m10

m11ABCD四变量K图两个相邻格圈在一起，结果消去一个变量ABD

ADA1四个相邻格圈在一起，结果消去两个变量八个相邻格圈在一起，结果消去三个变量十六个相邻格圈在一起，结果mi=12023/2/137§2.4.3 卡诺图法简化例2-13将F(A、B、C、D)化为最简与非—与非式0100011110001110CDAB111111111111ACADBCBDABC2023/2/138§2.4.3 卡诺图法简化 例2-14试利用卡诺图法化简逻辑函数F=∑m(0,2,5,8,10,11,14,15)2023/2/139§2.4.3 卡诺图法简化问题二、具有约束的逻辑函数的化简

在实际的逻辑电路中，经常会遇到有些输入组合在工作时根本不会出现，这时其对应的最小项的取值就可以是任意的，这样的最小项就称为任意项，有时也称为约束项。在卡诺图和真值表中用叉号（X）表示，在表达式中用来∑d表示。

对于有约束项的逻辑函数的化简，由于约束项不会出现，因此可以根据化简的需要把它当作0或1，即包含在卡诺圈中就认为其取值为1，不包含在卡诺圈中就认为其取值为0。2023/2/140§2.4.3 卡诺图法简化2023/2/141§2.4.3 卡诺图法简化2023/2/142§2.5 组合逻辑电路组合逻辑电路

组合逻辑电路(CombinationalLogicCircuit)是由各种集成逻辑门按一定要求连接并实现某种逻辑功能的电路。 图中，输入信号x1,…,xn是二值逻辑变量，输出信号z1,…,zn是二值逻辑函数。逻辑函数表达式为：组合逻辑电路x1xnz1zn2023/2/143§2.5.1 组合逻辑电路的定义与特点组合逻辑电路的特点为：1) 在任意指定时刻的稳态输出仅决定于该时刻的输入变量的状态，而与以前各时刻的输入状态无关；2) 在电路结构上信号流向是单向性的，没有从输出端反馈到输入端的反馈回路；3) 电路一般由逻辑门构成，不含有记忆元件；4) 输出与输入之间存在有一定的延迟时间。 数字系统中，常用的组合逻辑部件有编码器、译码器、数据选择器、数据分配器、4位全加器、4位数值比较器和算术运算电路等。2023/2/144§2.5.2 组合逻辑电路的分析分析组合逻辑电路输入与输出之间关系的步骤：1. 写出电路的逻辑函数表达式2. 简化逻辑函数，求出最简逻辑函数或列真值表3. 描述电路的逻辑功能 例2-17分析如图所示电路的功能 按照信号流的顺序，分别写出每个逻辑门的输出＆＆＆＆ABG1G2G3F2023/2/145§2.5.2 组合逻辑电路的分析 例2-17分析如图所示电路的功能

F为异或函数的表达式，该电路即为常用的异或门电路。 异或运算的规则：2023/2/146§2.5.2 组合逻辑电路的分析 例2-18分析如图所示组合逻辑电路【解】（1）写表达式：（2）简化表达式：（3）列出真值表（4）描述功能从真值表可以看出，当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。2023/2/147§2.5.3 用混合逻辑电路图的方法描述组合逻辑电路描述组合逻辑电路的方法：1) 组合逻辑电路图2) 语言描述方法组合逻辑电路图：

匹配线，失配线＆＆=1≥1＆12023/2/148§2.5.4 组合逻辑电路的语言描述方法

随着电子设计自动化(EDA)技术的发展，出现了硬件描述语言(HDL)。

1987年由IEEE标准化委员会确定为标准硬件设计语言，1993年进一步修订。IEEE指定了与VHDL语言有关的标准逻辑系统程序包IEEE.STD_LOGIC_1164。 使用较广泛的硬件描述语言： 1) VHDL语言。 2) Verilog-HDL语言。

2023/2/149§2.5.5 几种常用的组合逻辑模块

在设计一个数字系统时，多采用自顶向下的设计方法，即从系统的总体行为出发，将整个系统分为控制器和受控部分；受控部分又由若干模块构成，每个模块实现一种比较单一的功能，这些模块通常都有典型电路。一、编码器二、译码器三、数据选择器四、数据分配器2023/2/150§2.5.5 几种常用的组合逻辑模块一、编码器(Encoder)编码是指将特定含义的输入信号转换成二进制代码的过程。实现编码操作的电路称为编码器。按照输入信号的不同特点和要求，有二进制编码器、二—十进制编码器、优先编码器等。1、二进制编码器 用n位二进制代码对N=2n个信号进行编码的电路叫做二进制编码器。以4-2线编码器为例，其示意框图如图所示，I0、I1、I2、I3代表四个需要被编码的信号，B、A为其输出代码，根据编码器的逻辑功能要求，对每一信号进行编码，设高电平输入有效，则得到4-2线编码器真值表。2023/2/151§2.5.5 几种常用的组合逻辑模块1、二进制编码器

真值表： 逻辑表达式：2023/2/152§2.5.5 几种常用的组合逻辑模块2023/2/153§2.5.5 几种常用的组合逻辑模块2、优先编码器 上述编码器中，输入信号是相互排斥的，如果允许几个信号同时输入，但电路只对其中优先级别最高的信号进行编码，这样的电路叫做优先编码器。 以4-2线编码器为例，4-2线优先编码器的功能表如表所示，其中，I3的优先级最高，I0的优先级最低。

4-2线优先编码器的功能表2023/2/154§2.5.5 几种常用的组合逻辑模块根据真值表，得到4-2线优先编码器的输出函数：2023/2/155§2.5.5 几种常用的组合逻辑模块3、集成编码器集成编码器中最常用的是74148和74147编码器。74148是一种8-3线优先编码器，它有8个输入信号，3位输出信号，允许多个输入信号同时有效，但只对其中优先级别最高的有效输入信号编码，而对级别较低的不响应，常用于优先中断系统和键盘编码。74148的逻辑符号和引脚图如图：2023/2/156§2.5.5 几种常用的组合逻辑模块2023/2/157§2.5.5 几种常用的组合逻辑模块

两片74148扩展成4-16线优先编码器，两片共16个输入端正好构成4-16线编码器的16个输入，I15~I88个优先级高的作为其中一个芯片的输入，I7~I08个优先级低的作为另外一个芯片的输入，将优先级高的芯片的使能输入接地，使能输出接优先级低的芯片的使能输入，这个通常称为芯片的级联。在输出端，将每个芯片相同的输出端相与就可以得到4-16线编码器的低三位输出，最高位可由优先级高的芯片的扩展端获得。扩展电路如图所示。

2023/2/158§2.5.5 几种常用的组合逻辑模块例： 输出为1001的反码，十进制为9。

输出为0101的反码，十进制为5。 如果用或门是什么情况？

2023/2/159§2.5.5 几种常用的组合逻辑模块

74147的逻辑功能是将0~９十个数字转换成它的8421BCD码的输出。

74147芯片的使用中需注意的是，其能对0~９十个数字进行编码，但其输入信号只有9个，为1~９，对于输入信号0实际上为隐含输入，当1~９输入都无效时，输出编码为0的BCD编码输出。2023/2/160§2.5.5 几种常用的组合逻辑模块二、译码器(Decoder) 译码是编码的逆过程。译码是将特定含义的二进制代码转换为对应的输出信号或另一种形式的代码。能实现译码功能的电路叫做译码器。 1、地址译码器 地址译码器是将n个地址码输入翻译成对应的2n个输出信号。最常见的是3-8线译码器74138，此外还有2-4线译码器74139，4-16线译码器74154等。2023/2/161§2.5.5 几种常用的组合逻辑模块2023/2/162§2.5.5 几种常用的组合逻辑模块 译码器可以看作是最小项发生器74138逻辑功能表2023/2/163§2.5.5 几种常用的组合逻辑模块例2-19用译码器实现F=AB+BC

首先将逻辑函数转换成标准与或式，并写成最小项的形式，然后将表达式中出现的最小项在译码器的输出端引出来相与非，就可以得到函数F。

2023/2/164§2.5.5 几种常用的组合逻辑模块三、数据选择器 数据选择器是指在一些选择信号的控制下，能够从多个通道的输入数据中选择一路作为输出信号的逻辑电路，又称多路选择器或多路开关(MultiplexSwitching)，简称MUX。 常见的数据选择器有四选一数据选择器74153，八选一数据选择器74151，十六选一数据选择器74150等。四、数据分配器 数据分配器与数据选择器的功能恰好相反。数据选择器是从若干数据通道中选择一路送到总线上，数据分配器则是将从总线上来的数据分配给若干终端中的一个。因此数据分配器简写为DMUX。

2023/2/165§2.5.5 几种常用的组合逻辑模块1. 四选一数据选择器2023/2/166§2.5.5 几种常用的组合逻辑模块2.八选一数据选择器

数据选择器的输出函数与逻辑函数的标准式在形式上一致。2023/2/167§2.5.5 几种常用的组合逻辑模块例2-20

用数据选择器实现逻辑函数2023/2/168§2.6 组合逻辑电路的设计 组合逻辑电路的设计就是依据逻辑功能的要求，设计能实现该功能的简单而又可靠的最佳电路。设计组合逻辑电路的一般步骤为： 1)依据设计要求列出真值表 2)写出最简逻辑函数表达式

3)依据提供的器件类型，进行函数表达式的变换

4)依据逻辑表达式画出逻辑图 在较多出入变量的情况下，组合电路的设计非常繁琐，设计工作量非常大；对许多组合电路的设计可以不按照上述的四个步骤，而是利用某些逻辑函数的特点和逻辑门的特性，采用灵活的设计方法。

最小化设计和标准化设计两种。2023/2/169§2.6 组合逻辑电路的设计一、最小化设计：要求设计出的电路最简单。

例2-21用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。认为杠铃完全上举的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。

设主裁判为变量A，副裁判分别为变量B和C，认为杠铃完全上举，变量输入为1，否则为0；表示成功与否的灯为Y，灯亮为1，灯灭为0。根据逻辑要求真值表为：2023/2/170§2.6 组合逻辑电路的设计

(2)函数化简

(3)画逻辑电路图2023/2/171§2.6 组合逻辑电路的设计 例2-22设计一个码制转换电路，转换真值表如下表。NB3B2B1B0G3G2G1G00000000001000100012001000113001100104010001105010101116011001017011101008100011009100111011010101111111011111012110010101311011011141110100115111110002023/2/172§2.6 组合逻辑电路的设计S (2)根据真值表得到逻辑表达式

(3)画逻辑电路图=1=1=1B0B1B2B3G0G1G2G32023/2/173§2.6 组合逻辑电路的设计二、标准化设计

1.用集成译码器设计

对任何组合逻辑函数，只要根据函数的标准与-或式从译码器上选出所需要的最小项，就可以实现该函数。

2.用数据选择器设计

将逻辑函数的输入变量作为数据选择器的控制码加到控制码输入端，并将逻辑函数的函数值按其对应的输入组合的编号依次加到数据选择器的各个数据输入端。2023/2/174§2.6 组合逻辑电路的设计应用降维卡诺图的组合逻辑电路设计例2-23 用数据选择器实现1)用八选一数据选择器实现2023/2/175§2.6 组合逻辑电路的设计应用降维卡诺图的组合逻辑电路设计1)用四选一数据选择器实现 函数，将A,B作为变量，根据变量的四种取值计算出函数F的值，填到卡诺图中，就得到了函数F的降维卡诺图，如图所示。2023/2/176§2.9 门网络的竞争与险象电路的延迟： 前面组合逻辑电路的分析与设计只考虑了组合逻辑电路的稳态特性，忽略了电路的延迟。 任何门电路都存在延迟。

CMOS门：10～20ns TTL门：3～10ns ECL门：0.1～3ns ——2000年2023/2/177§2.9 门网络的竞争与险象

在组合逻辑电路中，由于传输路径的不同，信号到达门电路输入端的时候就会有先有后，这种时间之差称之为竞争。由于竞争而导致门电路发生错误输出称之为冒险，可分为逻辑冒险和功能冒险两种。

逻辑冒险可分为静态和动态两类。静态逻辑冒险是指电路在某个输入变量发生变化的前后，其输出的稳态值是相同的，在输入信号发生变化时产生了”毛刺”；动态逻辑冒险是指电路的稳态输出在输入信号变化前后是不同的，但在输入信号发生变化时产生了”毛刺”。 动态逻辑冒险是在静态逻辑冒险的基础上发展起来的，假如消除了静态逻辑冒险，动态逻辑冒险也就可以防止了。20