《DSP控制器原理及应用技术》第5章 控制类外设模块及其应用开发

第五章控制类外设模块及其应用开发工信部十二五规划教材《DSP控制器原理与应用技术》编写组第5章控制类外设模块

及其应用开发5.1增强脉宽调制（ePWM）模块5.2增强捕获（eCAP）模块5.3增强正交编码脉冲（eQEP）模块5.4模/数转换（ADC）模块

5.1增强脉宽调制（ePWM）模块5.1.1ePWM模块结构及工作原理

6个ePWM模块：ePWM1～612路PWM波输出：PWMxA/B6路高精度PWM波输出：HRPWM

5.1.1ePWM模块结构及工作原理（1）时间基准子模块TB：产生时间基准TBCLK（2）计数比较子模块CC：确定PWM波占空比（3）动作限定子模块AQ：确定比较匹配时动作（4）死区控制子模块DB：在互补PWM间插入死区（5）PWM斩波子模块PC：产生高频PWM载波信号（6）错误控制子模块TZ：规定外部出错时PWM输出（7）事件触发子模块EZ：中断和触发控制

各子模块可以根据需要进行选择，组成流水线实际使用时，往往只要要配置TB、CC、AQ、DB、ET五个模块。5.1.2ePWM各子模块及其控制一、TB子模块及其控制基本作用：实现定时，为PWM波产生提供载波周期。1.时基计数器的计数模式与PWM波的载波周期1）计数脉冲周期TBCLK=SYSCLKOUT/(HSPCLKDIV×CLKDIV):2）计数模式与周期、频率四种计数模式:停止、连续增、连续减和连续增/减停止模式：复位时默认状态，计数器保持当前值不变–连续增计数模式:用于非对称PWM–连续减计数器模式:用于非对称PWM–连续增/减计数模式:用于对称或非对称PWM1.时基计数器的计数模式与PWM波的载波周期TPWM=2×TBPRD×TTBCLK

TPWM=(TBPRD+1)×TTBCLK

一、TB子模块及其控制2.时基定时器的同步作用：将多个ePWM通道连接起来使其同步工作。

可通过硬件或软件同步。

同步允许：TBCTL[PHSEN]=1

一、TB子模块及其控制3.TB子模块的寄存器TBCTR、TBPRD和TBPHS均为16位的数据寄存器

TBPRD双缓冲：动作寄存器（ActiveRegister）

映射寄存器（ShadowRegister）动作寄存器：直接控制硬件动作映射寄存器：为动作寄存器提供缓冲或暂存位置，防止由于软件异步修改寄存器造成的冲突或错误。3.TB子模块的寄存器控制寄存器TBCTL

1514131210976543210FREE_SOFTPHSDIRCLKDIVHSPCLKDIVSWFSYNCSYNCOSELPRDLDPHSENCTRMODER/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0一、TB子模块及其控制二、CC子模块及其控制2个比较事件：CTR=CMPA:（TBCTR=CMPA）CTR=CMPB（TBCTR=CMPB）

寄存器：两个数据类寄存器CMPA和CMPB（16位）一个控制寄存器CMPCTL15109876543210保留SHDWBFULLSHDWAFULL保留SHDWBMODE保留SHDWAMODELOADBMODELOADAMODER-0R/W-0R/W-0R-0R/W-0R-0R/W-0R/W-0R/W-0三、AQ子模块及其控制产生动作的事件–CTR=PRD(TBCTR=TBPRD).–CTR=Zero(TBCTR=0x0000)–CTR=CMPA(TBCTR=CMPA)–CTR=CMPB(TBCTR=CMPB)产生动作：置位、清除、翻转、无动作1.事件和动作

动作限定控制寄存器AQCTLA和AQCTLB：规定各种事件发生时ePWMxA和ePWMxB的动作；CBD：减计数过程中CTR=CMPB时输出的动作；CBU：增计数过程中CTR=CMPB时输出的动作；CAD：减计数过程中CTR=CMPA时输出的动作；CAU：增计数过程中CTR=CMPA时输出的动作；PRD和ZRO：周期匹配和下溢事件发生时输出的动作。00-无动作（复位默认值）；01-置低；10-置高；11-翻转。2.AQ子模块的寄存器151211109876543210保留CBDCBUCADCAUPRDZROR-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0三、AQ子模块及其控制3.利用TB、CC和AQ模块输出PWM波PWM波：周期不变但脉宽可变的波形。三、AQ子模块及其控制5.1.2ePWM各子模块及其控制四、DB子模块及其控制1.电源逆变器

在互补信号边沿插入无信号的死区2.结构与功能四、DB子模块及其控制死区延时时间3.DB子模块的寄存器两个数据寄存器DBRED和DBFED，一个控制寄存器DBCTLIN_MODE：为DBRED和DBFED选择输入信号源：00-PWMxA同时作为上升沿和下降沿延时输入源；01-PWMxB上升沿延时，PWMxA下降沿延时源；10-PWMxA上升沿延时，PWMxB下降沿延时源；11-PWMxB同时作为上升沿和下降沿延时的输入源。156543210保留IN_MODEPOLSELOUT_MODER-0R/W-0R/W-0R/W-0四、DB子模块及其控制3.DB子模块的寄存器POLSEL：极性选择，确定延时后输出是否需反相：00-高有效（AH）模式，PWMxA和PWMxB输出均不反相；01-低有效互补（ALC）模式，PWMxA输出反相；10-高有效互补（AHC）模式，PWMxB输出反相；11-低有效（AL）模式，PWMxA和PWMxB输出均反相。OUT_MODE：确定输出模式：00-死区旁路模式，PWMxA和PWMxB直接送至PC；01-PWMxA送PC子模块，下降沿延时输出信号送至PWMxB；10-PWMxB送PC子模块，上升沿延时输出送至PWMxA；11-死区完全使能。四、DB子模块及其控制五、ET子模块及其控制作用：规定那些事件可以申请中断和作为ADC触发信号，以及多少个事件（1～3）中断或触发ADC5.1.2ePWM各子模块及其控制

事件选择：ET选择寄存器ETSEL控制

多少个事件中断或触发：ET预定标寄存器ETPS控制

中断或触发事件发生：置位ETFLG中的标志位

标志位清除：ET清除寄存器ETCLR软件强制：ET强制寄存器ETFRC强制产生中断或ADC触发信号。

ET选择寄存器ETSELSOCBEN、SOCAEN和INTEN：允许相应信号0-禁止；1-允许。SOCBSEL、SOCASEL和INTSEL：选择触发事件000和011保留；001-CTR=ZERO；010-CTR=PRD；100-CTR=CAU；101-CTR=CAD；110—CTR=CBU；111-CTR=CBD。1514121110874320SOCBENSOCBSELSOCAENSOCASEL保留INTENINTSELR/W-0R/W-0R/W-0R/W-0R-0R/W-0R/W-0五、ET子模块及其控制5.1.2ePWM各子模块及其控制

ET预定标寄存器ETPSSOCBPRD、SOCAPRD和INTPRD：选择周期：00-禁用事件计数器；01-1个选定事件；10-2个选定事件；11-3个选定事件。SOCBCNT、SOCACNT和INTCNT：事件计数器，反映当前已经发生了多少个选定事件：00-无；01-1个；10-2个；11-3个。15141312111098743210SOCBCNTSOCBPRDSOCACNTSOCAPRD保留INTCNTINTPRDR/W-0R/W-0R/W-0R/W-0R-0R/W-0R/W-0五、ET子模块及其控制5.1.2ePWM各子模块及其控制5.1.3ePWM应用示例

使用ePWM4产生PWM波，其时基计数器工作于连续增/减计数模式，输出为高电平有效互补并带死区控制，每3个零事件中断1次，在中断服务程序中修改死区时间。死区时间调整范围为0<=DB<=DB_MAX。#include"DSP2833x_Device.h"#include"DSP2833x_Examples.h"//函数声明.voidInitEPwm4Example(void);interruptvoidepwm4_isr(void);//全局变量声明Uint32EPwm4TimerIntCount;Uint16EPwm4_DB_Direction//死区最大、最小值#defineEPWM4_MAX_DB0x03FF#defineEPWM4_MIN_DB0//死区时间变化方向#defineDB_UP1#defineDB_DOWN0#include"DSP2833x_Device.h"#include"DSP2833x_Examples.h"//函数声明.voidInitEPwm4Example(void);interruptvoidepwm4_isr(void);//全局变量声明Uint32EPwm4TimerIntCount;Uint16EPwm4_DB_Direction//死区最大、最小值#defineEPWM4_MAX_DB0x03FF#defineEPWM4_MIN_DB0//死区时间变化方向#defineDB_UP1#defineDB_DOWN0voidmain(void){//Step1.初始化系统控制InitSysCtrl();//Step2.初始化GPIOGPIO://InitGpio();//此处跳过

InitEPwm4Gpio();//Step3.清除所有中断；初始化PIE向量表

DINT;InitPieCtrl();//初始化PIE控制

IER=0x0000;//禁止CPU中断

IFR=0x0000;//清除所有CPU中断标志InitPieVectTable();//初始化PIE向量表

EALLOW;//重新映射本例中使用的中断向量

PieVectTable.EPWM4_INT=&epwm4_isr;

EDIS;//Step4.初始化器件外设，本例不需要

EALLOW;SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC=0;EDIS;InitEPwm4Example();EALLOW;SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC=1;EDIS;//Step5.用户特定代码，允许中断

EPwm4TimerIntCount=0;//初始化计数器://允许CPU的INT3（与EPWM1～6INT连接）

IER|=M_INT3;//允许PIE级中断INT3.4PieCtrlRegs.PIEIER3.bit.INTx4=1;EINT;//清除INTM

ERTM;//允许全局实时中断DBGM//Step6.空闲循环，等待中断:for(;;){asm("NOP");}}//Step7.用户自定义函数:voidInitEPwm4Example(){EPwm4Regs.TBPRD=6000;//设置定时器周期值EPwm4Regs.TBPHS.half.TBPHS=0x0000;//相位为0EPwm4Regs.TBCTR=0x0000;//清除计数器//连续增/减计数模式EPwm4Regs.TBCTL.bit.CTRMODE=B_COUNT_UPDOWN;//禁止相位装载EPwm4Regs.TBCTL.bit.PHSEN=TB_DISABLE;//分频使时钟变慢以便观察EPwm4Regs.TBCTL.bit.HSPCLKDIV=TB_DIV4;EPwm4Regs.TBCTL.bit.CLKDIV=TB_DIV4;EPwm4Regs.CMPA.half.CMPA=3000;//设置比较值EPwm4Regs.AQCTLA.bit.CAU=AQ_SET;//设置动作EPwm4Regs.AQCTLA.bit.CAD=AQ_CLEAR;EPwm4Regs.AQCTLB.bit.CAU=AQ_CLEAR;EPwm4Regs.AQCTLB.bit.CAD=AQ_SET;//高电平有效PWM波–设置死区,完全允许死区EPwm4Regs.DBCTL.bit.OUT_MODE=B_FULL_ENABLE;EPwm4Regs.DBCTL.bit.POLSEL=DB_ACTV_HIC;EPwm4Regs.DBCTL.bit.IN_MODE=DBA_ALL;EPwm4Regs.DBRED=EPWM3_MIN_DB;EPwm4Regs.DBFED=EPWM3_MIN_DB;EPwm4_DB_Direction=DB_UP;//允许中断以便修改死区;选择CTR=ZERO触发中断EPwm4Regs.ETSEL.bit.INTSEL=ET_CTR_ZERO;EPwm4Regs.ETSEL.bit.INTEN=1;//允许中断EPwm4Regs.ETPS.bit.INTPRD=ET_3RD;//3事件}interruptvoidepwm4_isr(void){if(EPwm4_DB_Direction==DB_UP){if(EPwm4Regs.DBFED<EPWM4_MAX_DB){EPwm4Regs.DBFED++;EPwm4Regs.DBRED++;}else{EPwm4_DB_Direction=DB_DOWN;EPwm4Regs.DBFED--;EPwm4Regs.DBRED--;}

}5.2.1捕获模式下结构及工作原理5.2增强捕获（eCAP）模块5.2.2APWM模式下结构及工作原理5.2.3eCAP中断控制

中断事件：捕获模式下的CEVT1～4和CTR_OVF

APWM模式下的CTR=PRD和CTR=CMP对应中断：ECAPxINT中断。

中断源允许：中断允许寄存器ECEINT中断标志：中断标志寄存器ECFLG中标志清除：中断清除寄存器ECCLR强制中断：中断强制寄存器ECFRC

5.2.4eCAP寄存器ECCTL1：控制捕获模式下的操作15141398FREE/SOFTPRESCALECAPLDENR/W-07654R/W-0321R/W-00CTRRST4CAP4POLCTRRST3CAP3POLCTRRST2CAP2POLCTRRST1CAP1POLR/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0FREE/SOFT仿真挂起操作：00-立即停止；01-计数到0；1x-自由运行。PRESCALE选择事件预定标系数：00000-不定标；其他值-2×PRESCALE。CAPLDEN规定CEVTx发生时是否允许CAPx锁存TSCTR的值：0-禁止；1-允许。

CTRRST4～1规定捕获时基模式：0-绝对时基；1-差分时基。CAPxPOL为CEVTx选择事件极性：0-上升沿；1-下降沿。

5.2.4eCAP寄存器ECCTL2：控制APWM模式下的操作15111098保留APWMPOLCAP/APWMSWSYNC76R-0543R/W-02R/W-01R/W-00SYNCO_SELSYNCI_ENTSCTRSTOPREARMSTOP_WRAPCONT/ONESHTR/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-05.2.4eCAP寄存器中断允许寄存器ECEINT和中断强制寄存器ECFR留CTR=CMPCTR=PRDCTROVFCEVT4CEVT3CEVT2CETV1保留R-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R-0中断标志寄存器ECFLG和中断清除寄存器ECCL留CTR=CMPCTR=PRDCTROVFCEVT4CEVT3CEVT2CETV1INTR-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0INT：全局中断标志位，eCAP通道每向PIE申请一次中断，该标志位置1。且位置位后一直保持。在中断服务程序中，向ECCLR中引起中断的事件的标志位写1清除之，同时向INT位写1清除全局中断标志，以允许eCAP模块再次向PIE申请中断。5.2.5eCAP应用示例使用eCAP1进行单次绝对时基捕获方式，每次启动捕获4个事件：CEVT1和CEVT3捕获下降沿、CEVT2和CEVT4捕获上升沿，捕获4个事件后启动中断，voidInitECapture(){ECap1Regs.ECEINT.all=0x0000;//禁止捕获中断ECap1Regs.ECCLR.all=0xFFFF;//清除所有CAP中断标志ECap1Regs.ECCTL1.bit.CAPLDEN=0;//禁止CAP1-4装载

ECap1Regs.ECCTL2.bit.TSCTRSTOP=0; //确保定时器停止

//配置其他寄存器

ECap1Regs.ECCTL2.bit.CONT_ONESHT=1; //单次捕获

ECap1Regs.ECCTL2.bit.STOP_WRAP=3; //4事件后停止

ECap1Regs.ECCTL1.bit.CAP1POL=1; //下降沿

ECap1Regs.ECCTL1.bit.CAP2POL=0; //上升沿

ECap1Regs.ECCTL1.bit.CAP3POL=1; //下降沿

ECap1Regs.ECCTL1.bit.CAP4POL=0; //上升沿ECap1Regs.ECCTL1.bit.CTRRST1=1; //差分时基

ECap1Regs.ECCTL1.bit.CTRRST2=1; //差分时基

ECap1Regs.ECCTL1.bit.CTRRST3=1; //差分时基

ECap1Regs.ECCTL1.bit.CTRRST4=1; //差分时基

ECap1Regs.ECCTL2.bit.SYNCI_EN=1; //允许同步

ECap1Regs.ECCTL2.bit.SYNCO_SEL=0; //同步输入做输出ECap1Regs.ECCTL1.bit.CAPLDEN=1;//允许CAP1-4装载

ECap1Regs.ECCTL2.bit.TSCTRSTOP=1; //启动计数器

ECap1Regs.ECCTL2.bit.REARM=1;//强制单次控制

ECap1Regs.ECEINT.bit.CEVT4=1; //允许CEVT4触发中断}5.3增强正交编码脉冲（eQEP）模块5.3.1光电编码器工作原理5.3.2eQEP模块结构及工作原理

QDU子模块：对输入信号解码；PCCU子模块：用于位置测量；QCAP子模块：用于低速测量；UTIME子模块：用于为速度/频率测量提供时基；QWDOG子模块：监控正交时钟。5.3.3eQEP子模块及其控制作用：解码输入：EQEPxA/XCLK、EQEPxB/XDIR、EQEPxI和EQEPxS输出：QCLK、QDIR、QI和QS一、QDU子模块及其控制一、QDU子模块及其控制PCCU的位置计数器有四种计数模式：正交计数、方向计数式、递增计数和递减计数。各种计数模式所需QCLK和QDIR信号不同一、QDU子模块及其控制控制寄存器QDECCTL5.3.3eQEP子模块及其控制为PCCU和QCAP子模块测量速度提供单位时间基准。以SYSCLKOUT为时钟增计数，计至周期匹配时，产生单位时间到达事件，输出UTOUT信号给PCCU和QCAP模块；同时置位QFLG[UTO]，并可向PIE模块申请中断。二、UTIME子模块及其控制5.3.3eQEP子模块及其控制监控运动控制系统是否产生正确的正交编码脉冲。若上次复位后直到周期匹配均未检测到QCLK脉冲，看门狗定时器将会超时，输出WDTOUT信号；同时置位QFLG[WTO]，并可向PIE模块申请中断。三、QWDOG子模块及其控制5.3.3eQEP子模块及其控制包括位置计数逻辑和位置比较单元。位置计数逻辑：通过对QCLK计数，实现频率和速度的测量。比较匹配时，可输出PCSOUT信号。四、PCCU子模块及其控制四、PCCU子模块及其控制控制寄存器控制寄存器QEPCTL四、PCCU子模块及其控制位置比较控制寄存器QPOSCTL5.3.3eQEP子模块及其控制测量若干个QCLK边沿之间的时间间隔，实现速度测量。QCTMR以CAPCLK为基准增计数，当单位位移事件UPEVNT到达时，QCTMR的值被锁存至QCPRD后复位；置位QEPSTS[UPEVNT]，通知CPU读取结果。五、QCAP子模块及其控制与测速原理五、QCAP子模块及其控制与测速原理测速原理五、QCAP子模块及其控制与测速原理低速测量：通过QCAP测量单位位移所用的时间，利用式(5.2)完成测量中高速和低速测量：QCAP与PCCU和UTIME同时启动，UTOUT到达时，同时锁存QPOSCNT、QCTMR和QCPRD的值；根据速度高低选择不同计算方法：

低速：利用公式(5.2)计算速度；

中高速：读取两个单位时间事件之间的QPOSCNT获得位移变化量，然后利用公式(5.1)计算速度。测速原理5.3.3eQEP子模块及其控制有4个16位数据类寄存器：QCTMR、QCPRD、QCTMRLAT和QCPRDLAT，1个捕获控制寄存器QCAPCTL。五、QCAP子模块及其控制与测速原理151476430CEN保留CCPSUPPSR/W-0R-0R/W-0R/W-0CEN：QCAP模块的允许位（0-禁止；1-允许）CCPS和UPPS分别为捕获时钟（CAPCLK）和单位位移事件（UPEVENT）的预定标系数。5.4模数转换模块12位模数转换器。16个模拟输入通道，可分为两组，每组有采样/保持器。输入电压0～3V级联排序器和双排序器两种排序模式连续转换和启动/停止两种转换模式顺序采样和同步采样两种采样模式5.4.1ADC模块结构及工作原理一、排序器工作原理(级联模式)AdcRegs.ADCTRL1.bit.SEQ_CASC=1;//级联排序器模式二、排序器工作原理(双序列模式)AdcRegs.ADCTRL1.bit.SEQ_CASC=0;//双排序器模式1.最大转换通道寄存器MAXCONV

MAXCONVn定义最大转换数目：

SEQ和SEQ1：MAXCONV1SEQ2：MAXCONV2二、采样模式和通道选择2.通道选择寄存器CHSELSEQn3.顺序采样与同步采样顺序采样：按照顺序一个通道一个通道采样。

CONVxx的4位均用来定义输入引脚：最高位：0-采样A组（S/H-A）；1-采样B组（S/H-B）。低3位定义偏移量，决定特定引脚。若CONVxx=0101b——选择ADCINA5引脚。若CONVxx=1011b——选择ADCINB3引脚。

CONVxx最高位舍弃；低3位用来定义输入引脚。若CONVxx=0101b——S/H-A对ADCINA5采样，S/H-B对ADCINB5进行采样。若CONVxx=1011b——S/H-A对ADCINA3采样，S/H-B对ADCINB3进行采样。同步采样：一对通道一对通道的进行采样。双排序器模式顺序采样AdcRegs.ADCTRL1.bit.SEQ_CASC=0;//双排序器模式AdcRegs.ADCTRL3.bit.SMODE_SEL=0;//顺序采样模式AdcRegs.ADCMAXCONV.all=0x0003;//SEQ1转换4个状态AdcRegs.ADCCHSELSEQ1.bit.CONV00=0x0;//转换ADCINA0AdcRegs.ADCCHSELSEQ1.bit.CONV01=0x8;//转换ADCINB0AdcRegs.ADCCHSELSEQ1.bit.CONV02=0x1;//转换ADCINA1AdcRegs.ADCCHSELSEQ1.bit.CONV03=0x9;//转换ADCINB1双排序器模式同步采样AdcRegs.ADCTRL1.bit.SEQ_CASC=0;//双排序器模式AdcRegs.ADCTRL3.bit.SMODE_SEL=1;//同步采样模式AdcRegs.ADCMAXCONV.all=0x0001;//SEQ1转换4个（2对）状态AdcRegs.ADCCHSELSEQ1.bit.CONV00=0x0;//转换ADCINA0和ADCINB0AdcRegs.ADCCHSELSEQ1.bit.CONV01=0x1;//转换ADCINA1和ADCINB1三、ADC转换结果的读取MSB0123456789101112131415LSBvoidmain(void){Uint16value; //unsignedvalue=AdcRegs.ADCRESULT0>>4;}四、连续转换模式和启动/停止模式连续的自动排序模式

转换结束后自动复位排序器，再次从复位状态启动SEQ和SEQ1为CONV00SEQ2为CONV08）2.启动/停止模式转换结束后，停止在当前状态，下次启动后从停止状态转换。5.4.2ADC模块的寄存器1.模/数转换控制寄存器1（ADCTRL1）2.模/数转换控制寄存器2（ADCTRL2）

15141312111098ePWM_SOCB_SEQRST_SEQ1SOC_SEQ1保留INT_ENA_SEQ1INT_MOD_SEQ1保留ePWM_SOCA_SEQ1RW-07RS-06RW-05R-04RW-03RW-02R-01RW-00EXT_SOC_SEQ1RST_SEQ2SOC_SEQ2保留INT_ENA_SEQ2INT_MOD_SEQ2保留ePWM_SOCB_SEQ2RW-0RS-0RW-0R-0RW-0RW-0R-0RW-03.模/数转换控制寄存器3（ADCTRL3）ADCBGRFDN[1:0]：带隙基准和参考电路电源开关00-关闭11-上电ADCPWDN：其他模拟电路电源开关0-关闭1-上电ADCCLKPS[3:0]：ADC时钟预分频0000-ADCLK=HSPCLK

其他值-ADCLK=HSPCLK/（2*ADCCLKPS)SMODE_SEL：采样模式。0-顺序采样；1-同步采样4.ADC状态标志寄存器(ADCST）EOSBUF2/1：SEQ2/1转换结束缓冲位

用于中断模式1INTSEQ2/1CLRSEQ2/1：中断清除标志

写1清除相应中断标志SEQ2/1BSY：忙标志。0-空闲（转换结束）

1-忙（转换中）INTSEQ2/1：中断标志5.4.3ADC应用

示例

ADC模块工作于双排序器、顺序采样（复位默认状态）模式，由SEQ1对ADCINA3和ADCINA2的电压信号进行自动转换，转换由软件触发。采用中断模式0，每次转换结束均产生中断；在中断服务程序中读取结果并存入2个长度为1024的数组。#include"DSP2833x_Device.h"#include"DSP2833x_Examples.h"//HSPCLK=SYSCLKOUT/2*ADC_MODCLK=150/(2*3)//=25.0MHz#defineAD