第5章 80C51内核衍生型单片机芯片及应用

第5章80C51内核衍生型单片机芯片及应用

以增强型MCS-51作内核的衍生型嵌入式单片机芯片品种很多，如P8XC51RX、P89C66X、P89C6XX2、P8XC55X、P8XC59X、LPC76X、LPC900系列等。本章将简要介绍通用性较强、性价比高、硬件资源丰富的8XC51RX、P89C6XX2、P89C66X以及SST公司的SST89E(V)系列单片机芯片特点、新增硬件资源及其使用方法。在叙述过程中，采用对比手法，着重，甚至仅仅介绍这些芯片新增功能及其用法，不介绍与8XC5X、8XC5XX2系列相同的硬件功能。1/31/2023单片机原理与应用5.189C51RX系列单片机概述

89C51RX系列单片机以增强型MCS-51CPU作内核，硬件资源、指令系统、引脚排列与相同封装形式的增强型80C51芯片保持100%兼容。与增强型MCS-51相比，89C51RX系列的最大特点是扩展了片内存储器的种类、容量，在89C51RX系列芯片中程序存储器容量最大为64KB，片内RAM存储器容量为512～1024字节，并集成了可编程计数器阵列PCA(与Intel8XC51FX系列内嵌的可编程计数器阵列兼容)、硬件看门狗计数器WDT。可见，89C51RX系列硬件资源丰富，一片89C51RX芯片即可构成一个功能相对较完善的单片机应用系统。1/31/2023单片机原理与应用89C51RX系列包括Philips公司的P89C51RXXH系列(Philips公司第一代89C51RX系列芯片)、P89C51RXX(Philips公司第二代89C51RX系列芯片)和Atmel公司的89C51RX系列（包括AT89C51RX系列、T89C51RX、TS87C51RX）以及SST公司的SST89E(V)554RC、SST89E(V)564RD和SST89E(V)5XRD2芯片。1/31/2023单片机原理与应用5.2P89C51RX引脚功能

P89C51RX系列具有PDIP40、PLCC44（CLCC44）LQFP44三种封装形式，引脚排列与相同封装形式的增强型MCS-51芯片保持兼容，如图5-2所示。由于P89C51RX比增强型MCS-51多了5模块可编程计数器阵列PCA，因此P1口的P1.2～P1.7引脚具有复用功能，既可作为一般I/O引脚使用，也可作为5个PCA模块的计数脉冲输入端、捕获/比较模式外部输入/输出端。

1/31/2023单片机原理与应用1/31/2023单片机原理与应用1/31/2023单片机原理与应用图5-2P89C51RX系列芯片封装形式及引脚排列1/31/2023单片机原理与应用5.3P89C51RX系列片内存储器结构在介绍89C51RX系列CPU内部资源前，先列出89C51RX系列芯片特殊功能寄存器（或寄存器位），如表5-3所示。1/31/2023单片机原理与应用5.3.1片内程序存储器89C51RX系列采用FlashROM作为片内程序存储器，容量从8KB～64KB，无须通过EPROM、FlashROM芯片扩展外部程序存储器，因此引脚一般通过2.0K～4.7K电阻接电源Vcc。可以在通用编程器上对89C51RX系列芯片编程，也可以用ISP、IAP方式进行编程。1/31/2023单片机原理与应用5.3.2片内数据存储器P89C51RX数据存储器包括片内RAM和外部RAM两大部分，其中片内RAM存储器由256字节的内部RAM（与增强型MCS-51芯片相同）和256～768字节的内部扩展RAM组成，如图5-3所示。图5-3P89C51RX/87C51RX存储器结构1/31/2023单片机原理与应用256字节内部RAM、外部RAM读写方法与增强型MCS-51相同；内部扩展RAM地址空间与外部RAM地址空间重叠，也是通过MOVX指令读写。为区别MOVX指令的读写对象——是内部扩展RAM，还是外部RAM，在89C51RX系列辅助功能寄存器AUXR中增加了EXTRAM选择位。当EXTRAM为0时，MOVX指令读写对象为内部扩展RAM；反之，当EXTRAM为1时，MOVX指令读写对象为外部RAM。由于复位时，AUXR寄存器内容为xxxxxx00B，因此复位后，MOVX指令读写对象为内部扩展RAM。当需要读写外部RAM时，须通过如下指令，将EXTRAM位置1。1/31/2023单片机原理与应用ORAUXR,#00000010B ;由于AUXR寄存器不具有位寻址功能，只能通过或;指令将指定位置1。MOVDPTR,#XXXXH ;外部RAM地址送DPTR。MOVXA,@DPTR ;读外部RAM单元内容。在读写内部扩展RAM期间，P0、P2口及、引脚无效，因此当以R0或R1作间接寻址寄存器读写扩展RAM时，只能访问扩展RAM前256字节。

1/31/2023单片机原理与应用5.4可编程计数器阵列PCA及应用

P89C51RX系列可编程计数器阵列含有5个结构相同的16位捕捉/比较计数器，每个模块均可以编程为捕捉模式、软件定时器模式、高速输出模式、脉宽调制(PWM)模式，此外模块4还可作为看门狗定时器WDT使用，如图5-4所示。

1/31/2023单片机原理与应用图5-4可编程计数器阵列PCA

1/31/2023单片机原理与应用5.4.1PCA结构及控制在P89C51RX中，为简化硬件结构，PCA单元电路内五个计数模块共用一个16位加法计数器（CH和CL）作为记时基准，计数脉冲来源由PCA模式寄存器CMOD的CPS1、CPS0位决定，允许/禁止PCA计数器计数由PCA控制寄存器CCON的CR位控制，如图5-5所示。

1/31/2023单片机原理与应用图5-5PCA计数器及控制

1/31/2023单片机原理与应用PCA中断控制逻辑如图5-6所示。当某一模块产生捕捉（将PCA计数器捕捉到相应模块捕捉/比较寄存器）或匹配（PCA计数器与相应模块捕捉/比较寄存器相等）时，CCON寄存器相应模块匹配/捕捉标志位CCFn置1，能否产生PCA中断请求由相应模块的ECCFn位控制。

1/31/2023单片机原理与应用图5-6PCA中断控制逻辑1/31/2023单片机原理与应用1.PCA模式寄存器CMOD

PCA模式寄存器CMOD各位含义如下：

(1)

CPS1、CPS0——用于选择PCA计数器计数脉冲来源。PCA内五个模块共用一个16位加法计数器（CH和CL），计数脉冲来源由CMOD寄存器的CPS1、CPS0位决定：CPS1、CPS1、CPS0 计数脉冲源00

00

内部时钟信号fosc/6（6时钟模式）或fosc/12（12时钟模式）01

01内部时钟信号fosc/2（6时钟模式）或fosc/4（12时钟模式）((可见，PCA模块最高计数频率比T0、T1、T2高了3倍)1010定时器T0的溢出脉冲。11来自ECI/P1.2引脚的外部脉冲。在6时钟模式下，外部脉冲最高频率为fosc/4；在12时钟模式下，外部脉冲最高频率为fosc/8。1/31/2023单片机原理与应用(2)

ECF——PCA计数器CH/CL溢出中断允许。当PCA计数器溢出时，PCA控制寄存器CCON的溢出标志CF有效。如果ECF=1，且中断允许寄存器IE的EC、EA位为1，则CPU将响应PCA计数器溢出中断。(3)

CIDL——节电状态下PCA运行控制。当CIDL=0时，在节电状态下，PCA计数器继续计数（图5-5中的与非门输出恒为1，与PCON寄存器节电运行控制位IDL内容无关）；反之，当CIDL=1时，在节电状态下，PCA计数器停止计数（由于CIDL位为1，图5-5中与非门输出状态由PCON寄存器节电运行控制位IDL决定，当IDL位为1时，与非门输出为0，PCA计数器停止计数）。(4)

WDTE——禁止/允许模块4看门狗工作。1/31/2023单片机原理与应用2.PCA计数器（CH和CL）

16位加法计数器，计数脉冲由CMOD寄存器的CPS1、CPS0位定义，每来一个脉冲，计数器加1，当CH溢出时，CCON寄存器内的溢出标志CF置位。

1/31/2023单片机原理与应用3.PCA控制寄存器CCON(具有位地址(1)

CCF4～CCF0——分别是模块4～0的中断标志位。当产生匹配（比较）或捕捉时由硬件置1。但CPU响应PCA中断请求后，不能自动清除，需要软件清0。(2)

CR——PCA计数器启动控制位。在正常状态下，CR=1时，计数脉冲开关闭合，每来一个计数脉冲，计数器加1；当CR=0时，PCA计数器停止计数。(3)CF——PCA计数器溢出标志。当PCA计数器溢出时，CF自动置1（不自动清除，需要软件清0）。

1/31/2023单片机原理与应用4.模块比较/捕捉寄存器（CCAPnH和CCAPnL）和模块模式寄存器CCAPMn

每一模块对应一个16位比较/捕捉寄存器（即高8位CCAPnH和低8位CCAPnL）、模块工作方式寄存器CCAPMn。每一模块的工作方式由对应模块的工作方式寄存器CCAPMn决定，如模块0的工作方式由模块0的工作方式寄存器CCAPM0决定、模块1的工作方式由模块1的工作方式寄存器CCAPM1决定，依此类推，模块4的工作方式由模块4的工作方式寄存器CCAPM4决定。模块工作方式寄存器CCAPM0～CCAPM4结构、各位含义相同，如下所示：1/31/2023单片机原理与应用CCAPMn(n=0～4)寄存器位模块工作方式-ECOMnCAPPnCAPNnMATnTOGnPWMnECCFnX0000000无XX10000X16位捕捉（CEXn引脚上升沿触发）XX01000X16位捕捉（CEXn引脚下降沿触发）XX11000X16位捕捉（CEXn引脚上、下沿触发）X100100X16位软件定时器X100110X16位高速输出X10000108位PWM输出X1001X0X看门狗定时器（模块4）表5-4PCA模块工作方式

1/31/2023单片机原理与应用5.4.2PCA模块初始化步骤PCA模块初始化步骤包括：(1)初始化PCA模式寄存器CMOD，选择PCA计数器计数脉冲源、允许/禁止节电状态下PCA计数器计数、禁止/允许PCA计数器溢出中断。(2)计数初值送CH/CL，完成PCA计数器CH/CL的初试化。(3)初始化相应模块工作方式寄存器CCAPMn，选择所需的工作模式。(4)

初始化相应模块的比较/捕捉寄存器（CCAPnL、CCAPnH）。注意：必须先初始化低8位CCAPnL，后初始化CCAPnH，否则会关闭模式寄存器CCAPMn的ECOMn位（或者说完成CCAPnH寄存器初始化后，比较器使能控制ECOMn位自动置1）。(5)启动PCA计数器（即执行“SETBCR”命令，将CCON寄存器的CR位置1）。1/31/2023单片机原理与应用5.4.3PCA模块工作模式1/31/2023单片机原理与应用1.捕捉模式

当CCAPMn寄存器的CAPP（上升沿捕捉）、CAPN（下降沿捕捉）之一为1，而其他位为0时，相应的PCA模块就工作于捕捉模式，如图5-7所示。图5-7捕捉模式1/31/2023单片机原理与应用2.软件定时器

当PCA模式寄存器CMOD的WDTE位为0；而模块模式CCAPMn寄存器的MAT位为1（否则匹配时相应CCFn位不置1，无法通过查询或中断方式确定定时时间到），其他位为0时，相应PCA模块工作于定时器状态，定时时间由CH/CL初值、模块比较/捕捉寄存器CCAPnH、CCAPnL决定，如图5-8所示。完成比较/捕捉寄存器高8位CCAPnH装入后，ECOM位置1，比较即处于允许状态。当PCA计数器等于模块比较/捕捉寄存器（即发生匹配）时，CCON寄存器相应标志位CCFn即有效，如果ECCFn位为1，将产生PCA中断请求。1/31/2023单片机原理与应用图5-8PCA软件定时器模式当PCA模块工作于软件定时模式时，不影响相关引脚的状态，即相应CEXn引脚依然可作为I/O引脚使用。1/31/2023单片机原理与应用3.高速输出模式

高速输出模式也是一种软件定时方式。在软件定时模式中，如果模块控制寄存器CCAPMn的TOG位为1，则匹配（定时时间到）时，将触发CEXn引脚状态翻转。当MATn、ECCFn位为1时，触发引脚翻转的同时，将产生PCA中断请求，如图5-9所示。使用高速PCA模式触发引脚状态获得的定时信号比用软件定时器在中断服务程序中通过SETBP1.X、CLRP1.X或CPLP1.X指令获得的定时信号要精确得多。1/31/2023单片机原理与应用图5-9高速输出模式1/31/2023单片机原理与应用4.8位PWM输出

8位PWM输出结构如图5-10所示。图5-108位PWM输出方式1/31/2023单片机原理与应用5.看门狗模式

图5-14PCA看门狗方式1/31/2023单片机原理与应用如果PCA模式寄存器CMOD的WDTE位为1，且模块4的模式寄存器CCAMP4为01001x0xB时，则模块4工作于看门狗状态，如图5-14所示。将初值写入模块4比较/捕捉寄存器高8位后，模块4的模式寄存器CCAPM4的ECOM4位即为1（允许比较），看门狗定时器就开始工作：当PCA计数器等于模块4的比较/捕捉寄存器时，高电平的匹配输出信号将触发CPU内部复位操作（与硬件看门狗WDT不同，PCA模块4看门狗仅引起CPU内部复位，但不会将CPU的复位引脚RST置高电平）。

1/31/2023单片机原理与应用5.589C51RX系列中断控制系统

89C51RX系列中断控制系统与增强型MCS-51相同，但由于89C51RX系列内嵌了PCA计数阵列，因此89C51RX系列具有7个中断源（6个增强型MCS-51中断源+PCA中断源）。89C51RX系列使用增强型MCS-51中断控制寄存器IE、中断优先级控制寄存器IP和IPH中的保留位分别作为PCA中断允许位和优先级控制位，PCA中断入口地址规定为0033B。即在89C51RX系列中IE寄存器的b6位是PCA中断允许/禁止控制位，IP、IPH的b6位是PCA中断优先级控制位。如图5-15所示。1/31/2023单片机原理与应用(a)89C51RX中断控制寄存器IE1/31/2023单片机原理与应用(b)89C51RX中断优先级IP(c)89C51RX中断优先级高位IPH1/31/2023单片机原理与应用在同优先级中断中，硬件查询顺序如下：中断源 入口地址外中断 0003H定时器T0溢出中断 000BH外中断 0013H定时器T1溢出中断 001BHPCA计数器中断 0033H串行口中断 0023H定时器T2中断 002BH1/31/2023单片机原理与应用5.7P89C6XX2系列

2002年4月，Philips公司推出了P89C6XX2系列芯片，该系列芯片实际上是P89C51RX芯片的简化版，功能介于P89C5XX2系列和P89C51RX系列之间。与P89C51RX系列相比，最大特征是去掉了PCA模块（相应地也就没有与PCA模块有关的特殊功能寄存器）；而与P89C5XX2系列相比，片内程序存储器容量大（64KB），且集成了256B～768B的片内扩展RAM（即ERAM），其中ERAM读写方法与P89C51RX相同。硬件资源、引脚排列、指令系统与P89C5XX2保持100%兼容。该系列主要包括P89C60X2(64KBFlashROM、256字节内部RAM+256字节的片内扩展RAM)、P89C61X2(64KBFlashROM、256字节内部RAM+768字节的片内扩展RAM)芯片，非常适合需要少量数据存储器的单片机应用系统。1/31/2023单片机原理与应用由于P89C60X2/61X2带有片内扩展RAM，与P89C5XX2系列相比，辅助寄存器AUXR各位含义与P89C51RX相同，也是通过EXTRAM控制位现实内部扩展RAM与外部RAM之间的切换，其他方面，如硬件资源、特殊功能寄存器(位)地址及各位含义与P89C5XX2系列完全相同，不再重复。1/31/2023单片机原理与应用5.8P89C66X系列简介

P89C66X系列芯片包括了P89C660、P89C662、P89C664、P89C668四款芯片，他们之间的差别仅仅是片内程序存储器、片内扩展RAM容量的不同，其中P89C660含有16KB的片内程序存储器，256字节片内扩展RAM；P89C662含有32KB的片内程序存储器，768字节片内扩展RAM；P89C664含有64KB的片内程序存储器，1792字节片内扩展RAM；P89C668含有64KB的片内程序存储器，7936字节片内扩展RAM。

P89C66X系列硬件资源与与P89C51RX系列基本相同，惟一区别是：加大了片内RAM的容量，其中P89C668片内RAM容量为8KB，扣除与标准80C52系列兼容的可直接寻址的256字节内部RAM后，片内扩展RAM容量高达7936字节；增加了I2C总线功能，因此增加了与I2C总线控制有关的特殊功能寄存器，相应地中断数量也增加到8个。

1/31/2023单片机原理与应用5.8.1封装形式及引脚功能

P89C66x采用PLCC44、PQFP44两种封装形式，引脚排列与相同封装形式的P89C51RX系列兼容，惟一区别是P89C66X系列集成了I2C总线接口单元电路，因此P1.6、P1.7引脚具有复用功能，既可以作为P1口I/O引脚使用，也可以作为I2C总线时钟信号SCL和数据线SDA，如下所示：P1.6/SCL ;漏极开路。P1口I/O引脚（输入/输出）；I2C总线同步时钟信号（当处理器作为主器件时，输出；当处理器作为从器件时，输入）。 P1.7/SDA ;漏极开路。P1口I/O引脚（输入/输出）；I2C总线数据/地址线，双向。1/31/2023单片机原理与应用5.8.2PCA模块P89C66X系列内的PCA模块功能与P89C51RX系列兼容，惟一区别是PCA模块部分特殊功能寄存器地址不同，如表5-5所示。寄存器名功能描述P89C66X系列地址P89C51RX系列地址CCONPCA控制寄存器*C0HD8HCMODPCA模式寄存器C1HD9HCCAPM0模块0模式寄存器C2HDAHCCAPM1模块1模式寄存器C3HDBHCCAPM2模块2模式寄存器C3HDCHCCAPM3模块3模式寄存器C5HDDHCCAPM4模块4模式寄存器C6HDEH1/31/2023单片机原理与应用5.8.3中断系统由于P89C66X系列增加了I2C总线接口单元电路，因此中断源的数量增加到8个，即多了I2C总线中断标志SI，需要9个中断允许/禁止控制位，因此P89C66X系列与中断控制有关的特殊功能寄存器比P89C51RX系列多，具体如下：1.中断允许控制寄存器(IEN0和IEN1)P89C66X系列中断允许控制寄存器(IEN0和IEN1)各含义如图5-16所示。(a)中断允许控制寄存器IEN01/31/2023单片机原理与应用(b)中断允许控制寄存器IEN1图5-16中断允许控制在P89C66X系列中，中断控制寄存器IEN0相当于增强型MCS-51系列的IE寄存器，但I2C总线中断允许占用了定时器T2的中断允许位，而将定时器T2中断允许位ET2放在IEN1寄存器中。1/31/2023单片机原理与应用2.中断优先级控制寄存器IP和IPH(a)P89C66X系列中断优先级IP(b)P89C66X系列中断优先级高位1/31/2023单片机原理与应用在同优先级中断源中，硬件查询顺序如下：中断源 入口地址外中断 0003HI2C中断 002BH定时器T0溢出中断 000BH外中断 0013H定时器T1溢出中断 001BH串行口中断 0023H定时器T2中断 003BHPCA计数器中断 0033H可见，在P89C66X系列中，中断优先级控制寄存器IP、IPH与增强型MCS-51系列IP、IPH基本相同，但I2C总线中断优先级占用了原定时器T2的中断优先级，而将定时器T2中断优先级放在IP、IPH的b7位1/31/2023单片机原理与应用5.9SST公司SST89E(V)RD及SST89C5XRD2系列芯片

1.SST89E(V)系列芯片特点

SST(SiliconStorageTechnology)公司SST89E(V)系列芯片包括了SST89E554RC、SST89V554RC、SST89E564RD、SST89V564RD、SST89E554A以及SST89E(V)5XRD2系列芯片，与Philips、Atmel公司的89C51RX系列兼容性好（内置的5模块可编程计数器阵列PCA与P89C51RX系列完全兼容），但功能更强（功能及技术指标与Philips公司的P89V51RD2、P89LV51RD2相似），价格更低1/31/2023单片机原理与应用主要差别如下：(1)

大部分型号集成了SPI总线接口。(2)

硬件看门狗溢出时间可调（而P89C51RX系列内置的硬件看门狗属于“一次使能复位输出”，溢出时间不调）。(3)

提供软件复位功能，并内置了掉电检测电路(而P89C51RX系列只有上电检测电路)。(4)程序存储器结构略有不同，将程序存储器分为两大块，即Block0和Block1。支持ISP和单字节写入的IAP编程，理论上可作数据存储器使用。但由于程序存储器只支持扇区(容量为128字节)擦除，没有单字节擦除功能，因此当需要重写扇区内任一已编程字节时，先将该扇区内所有字节读到内部扩展RAM中修改，执行扇区擦除操作后，再整体写入。换句话说，需采用“读—改—擦除—写入”方式完成。1/31/2023单片机原理与应用

(5)

预置了ISP编程引导指令码，通过PC串行口即可实现代码写入，无须专用编程器。芯片出厂前已将ISP编程引导指令码写入Block1块的前4K(旧型号为前2KB)空间内。因此，最好不要擦除Bolck1的前4KB代码，以免失去ISP编程功能（意外删除ISP编程引导码后，只能通过并行编程器重新写入）。(6)

SST89E系列所有型号芯片均集成了768字节的ERAM，读写方式与P89C51RX、P89C6XX2相同。1/31/2023单片机原理与应用2.SST89E(V)系列不同型号芯片之间的差异

SST89E554A、SST89E(V)5XRD2系列(包括了SST89E(V)52RD2、SST89E(V)54RD2、SST89E(V)58RD2、SST89E(V)516RD2等芯片)与SST89E(V)564RD、SST89E(V)554RC完全兼容，可直接替换相同存储器容量的SST89E(V)系列芯片，彼此之间区别在于：PLCC及44-leadTQFP封装的SST89C5XRD2系列芯片提供了一个4位的P4口(P4.3～P4.0)及两个外部输入端(、 )，因此SST89C5XRD2系列芯片中断源总数为10个。DIP、PLCC封装引脚排列如图5-18所示。

1/31/2023单片机原理与应用图5-18SST89E(V)系列芯片引脚排列1/31/2023单片机原理与应用2.SST89E(V)系列新增特殊功能寄存器(位)

方便查阅、使用，表5-5列出SST89E(V)系列新增的特殊功能寄存器及寄存器位。表5-5SST89E(V)系列新增特殊功能寄存器及寄存器位1/31/2023单片机原理与应用SFR寄存器名符号位地址/位定义名字节地址复位后初值b7b6b5B4b3b2b1b0FlashROM配置寄存器SFCF-IAPEN

---SWRBSELB1Hx0xxxxxxBFlashROM命令寄存器SFCMFIEb6-b0(FlashROM命令)B2H00HFlashROM地址寄存器SFALFlashROM存储器地址低8位(A7～A0)B3H00HFlashROM地址寄存器SFAHFlashROM地址存储器高8位(A15～A8)B4H00HFlashROM数据寄存器SFDT

B5H00HFlash状态寄存器SFSTSB1SB2SB3-EDCFLASH_BUSY--B6HXxxxx0xxBSPI控制寄存器SPCRSPIESPEDORDMSTRCPOLCPHASPR1SPR0D5H00000100BSPI状态寄存器SPSRSPIFWCOL

AAH00xxxxxxBSPI数据寄存器SPDR

86H00H看门狗控制寄存器WDTC*---WDOUTWDREWDTSWDTSWDTC0Hxxx00x00b看门狗数据寄存器WDTD

85H00H电源控制寄存器PCONSMOD1SMOD0BOFPOFGF1GF0PDIDL87H00010000中断控制寄存器AIEA*----EBO---E8Hxxxx0xxxB中断优先级1低8位IP1*1--1PBOPX3PX21F8H1xx10001B中断优先级1高8位IP1H1--1PBOHPX3HPX2H1F7H1xx10001B外中断2、3控制寄存器XICON-EX3IE3IT3-EX2IE2IT2AEH00HP4口寄存器P41111P4.3P4.2P4.1P4.0A5HFFH1/31/2023单片机原理与应用说明：(1)

带“*”寄存器具有位寻址功能。(2)

带灰色背景寄存器是SST89E554A、SST89E5XRD2系列新增的特殊功能寄存器。(3)PCON寄存器中除新增的BOF位外，其他位含义与P89C51RX系列相同。(4)P89C51RX系列特殊寄存器（参见表5-3）相比，SST系列没有时钟控制寄存器CKCON(即SST时钟选择在FlashROM存储器中)、看门狗复位寄存器WDTRST(因为SST89E系列看门狗计数器与P89C51RX系列不兼容，有自己专用的控制寄存器)。(5)SST89E系列辅助功能寄存器AUXR1的b5位没有定义。1/31/2023单片机原理与应用5.9.1SST89E(V)系列程序存储器结构及映像

SST89E(V)564RD、SST89E(V)554RC、SST89E554A、SST89E(V)5XRD2芯片FlashROM程序存储器由Block0(64KB/32KB/16KB/8KB)和Block1(8KB)组成，支持ISP及单字节写入的IAP编程方式，可作数据存储器使用。每个存储器块被分成若干扇区，每扇区容量为128字节。1/31/2023单片机原理与应用对SST89E(V)564RD、SST89E(V)516RD2芯片来说，程序存储器实际容量为72KB，其中Block0容量为64KB，物理地址空间为0000～FFFFH；Block1容量为8KB，物理地址空间为10000～11FFFH。但因PC指针只有16位，最大寻址范围为64KB，这就涉及存储器Block0、Block1重定位问题。对SST89E(V)554RC、SST89E(V)554A、SST89E(V)58RD2芯片来说，程序存储器实际容量为48KB，其中Block0容量为32KB，物理地址空间为0000～7FFFH；Block1容量为8KB，物理地址空间为E000～FFFFH。在SST89E(V)系列单片机芯片中，与程序存储器有关的特殊功能寄存器如表5-6所示。表5-6与FlashROM存储器有关特殊功能寄存器1/31/2023单片机原理与应用SFR寄存器名符号位地址/位定义名字节地址复位后初值b7b6B5B4B3B2b1b0FlashROM配置寄存器SFCF-IAPEN

---SWRBSELB1HX0xxxxxxBFlashROM命令寄存器SFCMFIEb6-b0(FlashROM命令)B2H00HFlashROM地址寄存器SFAL低8位地址A7～A0B3H00HFlashROM地址寄存器SFAH高8位地址A15～A8B4H00HFlashROM数据寄存器SFDT

B5H00HFlashROM状态寄存器SFSTSB1SB2SB3-EDCFLASH_BUSY--B6HXxxxx0xxB1/31/2023单片机原理与应用其中：FlashROM配置寄存器SFCF各位含义如下：IAPEN(EnableIAPoperation)是IAP操作开关。当IAPEN为1时，允许IAP编程操作；反之禁止IAP操作。BSEL（Programmemoryblockswitching）是存储器块切换开关；SWR（SoftwareReset），即软件复位。当通过软件（如ORLSFCF,#02H）方式将SWR位置1时，将产生软件复位操作——PC指针置为0000H、重新初始化除SFCF[1](SWR)、WDTC[2](WDTS)两位外所有特殊功能寄存器位（但不改变内部RAM）。复位后，FlashROM配置寄存器SFCF的b1、b0（为叙述方便常用寄存器名[位编号]表示，如SFCF的b1、b0位用SFCF[1,0]）初值由硬件配置位SC1、SC0（这两位内容只能通过编程方式设置）决定，如表5-7、5-8所示：1/31/2023单片机原理与应用表5-7SST89E(V)544、SST89E554A、SST89E(V)52RD2、SST89E(V)54RD2、SST89E(V)58RD2复位后FlashROM配置寄存器SFCF[1,0]内容

存储器块定位配置位复位后SFCF[1,0]位内容

外部复位、上电复位看门狗计数器溢出复位、掉电复位软件复位SC1SC0

1(未编程)1(未编程)00(缺省值)X010

1(未编程)0(已编程)01X111

0(已编程)1(未编程)101010

0(已编程)0(已编程)111111

1/31/2023单片机原理与应用表5-8SST89E(V)564、SST89E(V)516RD2复位后FlashROM配置寄存器SFCF[1,0]内容存储器块地址定位配置复位后SFCF[1,0]位内容

外部复位、上电复位看门狗计数器溢出复位、掉电复位软件复位SC0

1(未编程)00(缺省值)X010

0(已编程)01X111

1/31/2023单片机原理与应用由此可见，复位后SFCF[0]（即BESL）位内容由SC0硬件配置位确定；SFCF[1]（即SWR）位内容由SC1硬件配置位确定。当然也可以在运行中，重新设置SFCF[0]（即BESL）、SFCF[1]（即SWR）位内容。SFCF[1,0]位状态编码决定了存储器块Block0、Block1在程序存储器地址空间分配，如图5-19、5-20、5-21、5-22所示：1/31/2023单片机原理与应用图5-19SST89E(V)564RD、SST89V516RD2存储器结构1/31/2023单片机原理与应用图5-20SST89E(V)554RC、SST89E(V)58RD2存储器结构1/31/2023单片机原理与应用图5-21SST89E(V)54RD2存储器结构1/31/2023单片机原理与应用图5-22SST89E(V)52RD2存储器结构1/31/2023单片机原理与应用对32KB+8KB芯片来说，在=1情况下，当FlashROM配置寄存器SFCF[1,0]=00以及SFCF[1,0]=10或11时，与64KB+8KB芯片相同。而当SFCF[1,0]=01时，Block0被定位在0000H～7FFFH（即低32KB程序存储器空间内），而Block1位于程序存储器空间最后8KB，即E000H～FFFFH。SST89E(V)52RD2、SST89E(V)54RD2芯片存储器结构与SST89E(V)58RD2相似，只是Bolck0存储块容量小，分别为8KB、16KB。尽管允许在运行中，通过软件方式修改SFCF[1,0]位信息。但SFCF[1,0]被修改后，Block0、Block1将立即重新定位，为避免混乱，尽量不要在PC指针小于2000H情况下修改SFCF[1,0]位信息。1/31/2023单片机原理与应用5.9.2FlashROM状态寄存器与芯片加密设置位关系FlashROM状态寄存器SFST是只读寄存器，相当于Philips公司P89C51RX系列芯片的配置寄存器，只能通过编程方式(并行编程或IAP)方式修改。其中SB1～SB3是存储器块Block0、Block1加密位映像信息，例如当加密位SB1被编程后，SFST[7]位为1，这样即可通过状态寄存器SFST了解存储器块加密的状况。EDC（DoubleClockStatus）是双时钟选择映象位，通过编程方式选择双时钟模式时，EDC为1，作用类似于P89C51RX系列的FX2位。FLASHBUSY是FlashROMIAP编程操作状态指示位。当该位为1时，表示编程操作尚未完成，处于忙状态。FlashROM状态寄存器(SFST)的SB1～SB3位编码确定了FlashROM中代码的安全状态，如表5-10所示。1/31/2023单片机原理与应用安全级别保密位SB1～SB3状态(U-表示未编程；P-表示已编程)存储器块锁定状态说明SB1SB2SB3SFST[7,5]Block1Block01UUU000未锁未锁未加密，允许所有操作。2PUU100软件锁软件锁禁止外部程序通过MOVC指令读3UPU010软件锁软件锁禁止外部程序通过MOVC指令读及校验操作；在Block0执行代码时，可通过IAP方式对Block1编程，反之亦然。PPU110硬件锁

软件琐禁止外部程序通过MOVC指令读及校验操作；在Block1执行代码时，可通过IAP方式对Block0编程。Block1的IAP编程被禁止（因为Block1处于硬件锁定状态）UUP001UPP011硬件锁硬件锁禁止外部程序通过MOVC指令读及校验操作。禁止IAP编程(因为Block1、Block0均处于硬件锁定状态)。PUP1014PPP111硬件锁硬件锁安全级别最高，除了具备安全级别3的硬件锁定特征外，复位期间不理会EA引脚电平状态，只执行FlashROM中代码。1/31/2023单片机原理与应用由此可见：(1)

SB1～SB3中任一位被编程，就禁止外部程序存储器中的“MOVC”指令读FlashROM中的代码。(2)

处于硬件锁定状态下的存储器块（Bolck1或Block0）的IAP编程方式被禁止。(3)

为保证程序代码不被非法读出，可将SB1～SB3位编程为UPU状态(即Block1和Block0均处于软件锁定状态的安全级3)，两块的IAP编程均处于允许状态，根据需要可对其中任一块进行IAP编程，灵活性大。当SB1～SB3位编程为PPU或UUP状态时，Block1处于硬件锁定状态，而Block0处于软件锁定状态，允许通过IAP方式对Bolck0编程。这适合于关键程序代码位于Block1中，可根据需要对Block0进行IAP编程。1/31/2023单片机原理与应用5.9.3FlashROMIAP编程1.IAP编程操作初始化在SST89E564RD、SST89E554RC及SST89E554A芯片中，允许通过IAP方式对芯片、块、扇区、字节、硬件配置位进行擦除及编程操作，其过程如下：(1)

允许IAP操作，即通过“ORLSFCF,#40H”，将FlashROM配置寄存器SFCF的IAP位置1。允许IAP进入编程的条件是：对于PLCC及PQFP封装芯片来说，DISIAPL引脚处于悬空（对SST89E(V)564RD、SST89E(V)554RC）、对应存储器块不处于硬件锁定状态。(2)初始化FlashROMIAP编程地址寄存器SFAH和SFAL，即将FlashROM单元高、低地址(即目标地址)送地址寄存器SFAH、SFAL。编程数据送FlashROM数据寄存器SFDT。1/31/2023单片机原理与应用(3)

控制命令及操作完成检测方式送FlashROM命令寄存器SFCM。等待中断或通过检测FlashROM状态寄存器SFST的FlashBusy位状态，确定当前IAP操作是否完成。启动IAP操作后，FlashBusy位即刻变1，表示IAP编程操作尚未完成。当IAP操作结束后，FlashBusy位清0，表示IAP操作结束。(4)

通过校验操作，检查被擦除单元是否为0FFH（即空白）；通过校验操作与写入数据比较，检查字节编程是否成功。(5)

关闭IAP操作。为防止代码意外丢失，IAP操作结束后，执行“ANLSFCF,#10111111B”指令，将IAPEN位清0，禁止IAP操作。1/31/2023单片机原理与应用IAP编程命令及含义如表5-11所示。2.IAP编程命令1/31/2023单片机原理与应用IAP编程命令SFCM[6:0]SFDT[7:0]SFAH[7:0]SFAL[7:0]说明Chip-Erase01H55HX(忽略)X(忽略)(整片擦除)Block-Erase0DH55HAHX(忽略)块擦除，Sector-Erase(执行时间<30ms)0BHXAHAL扇区擦除（1扇区容量为128字节，将忽略AL[6,0]）Byte-Program(执行时间<50us)0EH写入数据AH

AL字节编程Byte-Verity(Read)0CH单元内容AHAL字节校验（读操作）Prog-SB10FHAAHX(忽略)X(忽略)对加密位SB1编程Prog-SB203HAAHX(忽略)X(忽略)对加密位SB2编程Prog-SB305HAAHX(忽略)X(忽略)对加密位SB3编程Prog-SC109HAAHAAHX(忽略)对硬件配置位SC1编程Prog-SC009HAAH5AHX(忽略)对硬件配置位SC0编程Enable-Clock-Double08HAAH55HX(忽略)对时钟配置位编程1/31/2023单片机原理与应用说明：(1)

由于执行IAP操作的指令码与操作目标地址不能位于同一存储器块内，因此只能在Bolck1中对Block0进行IAP编程操作，反之亦然。只有IAP操作指令码位于外部程序存储器时才能执行“整片擦除”操作。(2)

对包括加密位(即SB1～SB3)、复位后存储器块映像地址控制位(即SC0、SC1)、X2时钟模式选择位Enable-Clock-Double等硬件配置位（即表中带背景命令）编程时，IAP编程操作指令码必须位于Block1或外部ROM中，否则无效。为此建议最好通过并行编程器完成硬件配置位(bit)的编程。这些硬件配置位一旦被编程后只能通过整体擦除方式恢复为未编程状态。1/31/2023单片机原理与应用(3)

当命令寄存器SFCM的EIF位被初始化为0时，可通过读FlashROM状态寄存器SFST的FlashBusy位确定IAP操作是否结束。反之，当命令寄存器SFCM的EIF位为1时，将借用下降沿触发的中断作为IAP操作结束标志，在这种情况下，进行IAP操作前，中断控制寄存器IE中的EA、EX1位必须为1，且需初始化为下降沿触发方式。在IAP操作期间P3.3引脚只能作为一般I/O引脚使用，而不能再作为外部中断使用。(4)

可通过字节校验命令(Byte-Verity)读出指定单元内容，不过当Block1与Block0地址空间不重叠，且均位于64KB寻址空间内时，通过“MOVCA,@A+DPTR”指令读出指定单元内容更方便（但会给芯片升级带来隐患）。(5)由于没有单字节擦除操作，因此当需要重写扇区内任一已编程(内容不是FFH)单元时，可先将该扇区内所有单元读到扩展RAM中保存后，再执行扇区擦除操作，然后整体写入。即只能采用“读—改—擦除—写入”方式完成。1/31/2023单片机原理与应用3.IAP编程应用举例(1)

块擦除操作ORLSFCF,#40H ;IAP位置1，允许IAP操作MOVSFAH,#XXH ;块地址高位送SFAH寄存器。SFAH寄存器内容可以是目标;块内任一单元的高8位地址。MOVSFDT,#55H ;块擦除特征字送数据寄存器SFDTMOVSFCM,#0DH ;块擦除命令码送SFCM。当采用查询方式检测块擦除操作是;否结束时，SFCM.7为0。WAIT:MOVA,SFSTJBACC.2,WAIT ;如果FlashBusy为1，就等待

当通过中断检测IAP操作是否结束时，上述程序段可改为：ORLTCON,#04H ;定义为下降沿触发ORLIE,#84H ;EA、EX1位置1ORLSFCF,#40H ;IAPEN位置1，允许IAP操作MOVSFAH,#XXH ;块地址高位送SFAH寄存器,SFAH寄存器内容可以是;目标块内任一单元的高8位地址MOVSFDT,#55H ;块擦除特征字送数据寄存器SFDTMOVSFCM,#8DH ;块擦除操作码送SFCM,采用中断检测操作是否结束1/31/2023单片机原理与应用

(2)

扇区擦除操作ORLSFCF,#40H ;IAP位置1，允许IAP操作MOVSFAH,#XXH ;扇区地址高8位送SFAH寄存器MOVSFAL,#XXH ;扇区地址低位送SFAL寄存器 ;SFDT寄存器没有定义MOVSFCM,#0BH ;扇区擦除操作码送SFCM寄存器。 ;当采用查询方式检测擦;除操作是否结束时，SFCM.7为0或;MOVSFCM,#8BH ;当采用中断检测操作是否完成时，SFCM.7为11/31/2023单片机原理与应用

(3)

字节编程操作ORLSFCF,#40H ;IAPEN位置1，允许IAP操作MOVSFAH,#XXH ;单元地址高8位送SFAH寄存器MOVSFAL,#XXH ;单元地址低位送SFAL寄存器MOVSFDT,#XXH ;写入信息送数据寄存器SFDTMOVSFCM,#0EH ;字节编程操作命令码0EH送SFCM[6-0], ;当采用查询方式检测块擦除操作是否结束时， ;SFCM.7为0或MOVSFCM,#8EH ;当采用中断检测操作是否完成时， ;SFCM.7为1

1/31/2023单片机原理与应用

(1)

字节校验操作(读操作) ORLSFCF,#40H ;IAPEN位置1，允许IAP操作 MOVSFAH,#XXH ;待读出单元地址高8位送SFAH寄存器 MOVSFAL,#XXH ;待读出单元地址地址低位送SFAL寄存器 MOVSFCM,#0CH ;字节校验操作码0CH送SFCM。在校验操作中，无须查询 ;FlashBusy位状态或等待中断有效;指定单元信息出现在数据寄存器SFDT中当然，当IAP编程操作的目的地址PC可以访问时，也可以用“MOVCA,@A+DPTR”指令直接读出。但考虑到程序升级的方便，最好使用如下程序段从指定单元中读取数据。;从FlashROM单字节读程序段;入口参数：DPTR指向读出单元地址;出口参数：A存放读出的数据SF_READ:ORLSFCF,#40H ;将IAPEN位置1，允许IAP操作MOVSFAH,DPH ;待读出单元地址高8位送SFAH寄存器MOVSFAL,DPL ;待读出单元地址低8位送SFAL寄存器MOVSFCM,#0CH ;字节校验操作码0CH送SFCM。在校验操作中，无须查询MOVA,SFDT ;单元信息送Acc;关闭IAP编程，防止数据意外丢失ANLSFCF,#10111111B ;IAPEN位清0，禁止IAP操作，防止数据以外丢失1/31/2023单片机原理与应用4.软件复位当FlashROM配置寄存器SFCF的SWR(b1)位置1时，将触发软件复位操作：初始化特殊功能寄存器，程序计数器PC置为0000H(但内部RAM保持不变)。1/31/2023单片机原理与应用5.9.4SPI串行总线SST89E(V)系列内置了SPI（SerialPeripheralInterface，即串行外设接口）部件。SPI是一种高速、全双工、同步串行通信方式，数据传输率比I2C串行总线高，通讯协议简单，是单片机应用系统常用的一种串行通讯方式之一。SPI总线有主、从两种工作模式，使用MOSI(即MasterOut/SalveIn的简称)引脚、MISO(即MasterIn/SalveOut的简称)引脚、输入/输出同步时钟信号SPICLK、片选信号来完成两个SPI接口设备之间的数据传输。1/31/2023单片机原理与应用1.SPI总线控制SST89E564RD/V564RDSPI总线最大数据传输率为10Mb/s，与SPI总线通信有关的特殊功能寄存器包括了SPI总线控制寄存器SPCR(即SPIControlRegister的简称)、SPI总线状态寄存器SPSR（即SPIStatusRegister的简称）、SPI数据寄存器SPDR(即SPIDataRegister的简称)。

(1)SPI控制寄存器SPCRSPI总线工作方式由SPI总线控制寄存器SPCR控制，各位含义如图5-23所示。1/31/2023单片机原理与应用图5-23SPI总线控制寄存器SPCR各位含义

1/31/2023单片机原理与应用SPIE——SPI中断允许。当SPIE=1时，允许SPI中断；反之禁止SPI中断。在SST89E(V)系列芯片中，UART串行发送结束中断TI/串行接收有效中断RI以及SPI传送结束中断SPIF相或后作为一个中断源，共用同一中断入口地址，由串行中断允许ES位控制。SPE——SPI总线使能位。当SPE=0时，SPI总线被禁止，SPCR寄存器其他位没有定义；MOSI(P1.5)、MISO(P1.6)、SCK(P1.7)、(P1.4)可作一般I/O引脚使用。MSTR——主从设备选择位。当SPE为1时，由MSTR位决定SST89E(V)系列芯片SPI总线是主设备(MSTR=1)，还是从设备(MSTR=0)。由于主设备不需片选信号，因此当MSTR位为1(作主机)时，(P1.4)引脚可作一般I/O引脚使用。当从设备片选信号(P1.4)为低电平时，从设备处于选中状态，MOSI(P1.5)、SCK(P1.7)引脚处于输入状态，MIS0(P1.6)处于输出状态；反之，当（P1.4）引脚为高电平时，从设备处于非选中状态，MOSI(P1.5)引脚处于高阻态。1/31/2023单片机原理与应用DORD——数据传输顺序。当DORD=0时，先发送数据寄存器的b7位；反之，当DORD=1时，先发送数据寄存器的b0位。CPOL——SPI时钟极性选择。当CPOL=0时，空闲时SCK输出低电平，时钟前沿对应SCK的上升沿，时钟后沿对应SCK的下降沿，即采用正极性同步脉冲；当CPOL=1时，刚好相反，空闲时SCK输出高电平，时钟前沿对应SCK的下降沿，时钟后沿对应SCK的上升沿，即采用负极性同步脉冲。CPHA——SPI时钟相位选择。当CPHA=0时，SPI总线在SCK时钟前沿读输入数据，在SCK时钟后沿输出数据；而当CPHA=1时，SPI总线在SCK时钟前沿输出数据，在SCK时钟后沿读输入数据。1/31/2023单片机原理与应用SPR1、SPR0——SPI总线时钟SCK频率选择位，当SPR1、SPR0=00时，SCK=fOSC/4(即4分频)。SPR1、SPR0=01时，SCK=fOSC/16(即16分频)。SPR1、SPR0=10时，SCK=fOSC/64(即64分频)。SPR1、SPR0=11时，SCK=fOSC/128(即128分频)。在SPI通信协议中，同步时钟信号SCK由主设备提供(频率高低受从设备SPI接口限制)，因此当SPI接口作从设备使用时，SPR1、SPR0位无效，总是按最高速度输出数据。对于SPI主设备来说，当SPI总线使能时，对SPI总线数据寄存器SPDR执行写操作将触发SPI总线数据传输过程。1/31/2023单片机原理与应用SPI总线数据传输格式如图5-24所示。1/31/2023单片机原理与应用(2)SPI状态寄存器SPSRSPI总线状态寄存器SPSR各位含义如下：SPIF——SPI传送结束标志。当一次串行传输完成后，SPIF标志置1，如果SPI中断处于允许(SPIE和ES位为1)状态，那么在满足中断响应条件时，CPU将响应SPI中断。但CPU响应SPI中断后，不会自动清除SPIF标志。WCOL——SPI写冲突标志。在数据传送过程中，对SPI数据寄存器SPDR进行写操作时，WCOL标志有效，表示出现写冲突。也只能通过软件将WCOL位清零。1/31/2023单片机原理与应用2.SPI初始化MOVSPCR,#11X110XX ;SPI总线控制寄存器SPCR;SPIE=1，允许SPI中断，当SPI总线速率较低，如选择fOSC/64或;fOSC/128分频时，最好使用中断方式确定传输是否结束。;SPE=1，使能SPI总线;DODR可以选择0(先发b7)或1(先发b0)，但收发双方必须一致。;MSTR=1，主设备MSTR位必须为1。;COPL=1，推荐用负极性脉冲。;CPHA=0，选择前沿输入（读），后沿输出（写）。;SPR1、SPR0(SPI总线时钟)位由从设备速度决定。1/31/2023单片机原理与应用;下面是SPI主设备采用查询方式传送一字节的程序段：CLRP1.X ;置从设备片选信号为低电平MOVSPDR,#XXH ;输出数据送SPI数据寄存器WAIT:MOVA,SPSR ;读SPI状态寄存器JNBACC.7,WAIT ;等待传送结束ANLSPSR,#7FH ;清除SPI传送结束中断SPIFMOVA,SPDR ;读出从机回送的数据SETBP1.X ;每字节传输结束后，必须将从设 ;备片选信号置1尽管在SPI串行通信中，字节内数据传输率很高，但传送一字节后，需延迟一段时间，以便从设备分析、处理接收到的信息，并把下一字节信息放入数据寄存器中。1/31/2023单片机原理与应用5.9.5硬件看门狗

1.看门狗控制

与硬件看门狗有关的特殊功能寄存器是看门狗控制寄存器WDTC（即WatchdogTimerControl）和看门狗数据/重装控制寄存器WDTD(WatchdogTimerData/ReloadRegister)，硬件看门狗结构如图5-25所示。图5-25看门狗计数器结构

1/31/2023单片机原理与应用看门狗控制寄存器WDTC(具有位寻址)各位含义如下：WDRE——禁止/允许看门狗定时器复位。当WDRE为1时，看门狗定时器溢出将触发复位操作；反之，当WDRE位为0时，看门狗定时器溢出时不产生复位动作。WDOUT——允许看门狗复位信号输出。当WDRE位为1，即允许看门狗定时器复位时，如果WDOUT位为1，则看门狗计数器复位时将在RST引脚上输出持续时间为32个时钟周期高电平复位信号，使外设同步复位；反之，当WDOUT位为0时，不输出复位信号。WDTS——看门狗定时器复位标志。如果看门狗定时器溢出触发复位，则WDTS标志置1（硬件复位、上电复位时，该位清0）。在看门狗溢出处理子程序中，可通过置“1”指令，如“SETBWDTS”清除WDTS标志。WDT——看门狗定时器刷新控制。当WDT位置1时，将强迫看门狗定时器刷新（重装初值）。SWDT——看门狗定时器启动/停止控制。当SWDT为0时，看门狗定时器停止计数。即允许在看门狗启动后，通过该位停止看门狗计数器计数。1/31/2023单片机原理与应用2.溢出时间从图5-20可以看出：系统时钟信号（即XTAL1引脚上的时钟信号）送计数器，经过344064个周期后，计数器溢出（即该计数器实际上是344064分频器）；而溢出信号送看门狗计数器高字节（该计数器是一个8位的加法计数器），因此看门狗溢出时间t由看