数电复习大纲

数字电子技术基础复习大纲高等教育出版社康华光1.研究对象：输入-输出间的逻辑关系。2.采用二进制：二元函数，两种状态，用0、1表示3.分析工具：逻辑代数4.表达方式：真值表、逻辑表达式、逻辑图、卡诺图、时序图（波形图）、状态图等。5.分类：组合逻辑电路-逻辑门电路

时序逻辑电路-触发器数字电路特点：{一、数字逻辑基础1、数制与码①数制：以R为基数的计数体制R=2、8、10、16……

位权：Rn-1…R2R1R0.R-1R-2…R-m

一般表达式：n-整数位数m-小数位数Ki-各位系数R-基数处于不同位置的数码Ki所代表的数值是不同的，每一位的权数（位权）是Ri。②数制间的转换二进制与十六进制数、八进制数之间的转换

24=16，四位二进制数对应一位十六进制数。23=8，三位二进制数对应一位八进制数。举例：3AF.2H=0011

1010

1111.0010=1110101111.001B 3AF21111101.11B=0111

1101.1100=7D.CH 7DC十六进制和八进制是二进制的另一种表达形式，一一对应，能简单互换。二进制数（B、O、H）取不同R按展开式展开，然后按照十进制运算法则求和。 1011.1010B=（1×23+1×21+1×20+1×2-1+1×2-3）D=11.625DDFC.8H=（13×162+15×161+12×160+8×16-1）D

=3580.5D十进制数（D）十进制数（D）二进制数（B、O、H）整数转换法：除2取余，直至商为0，低位至高位小数转换法：乘2取整，直至ε，高位到低位{③码编码：把若干个0和1按一定规律编排在一起，组成不同的代码，并且赋予每个代码以固定的含义（十进制数值、字母、符号等）。编码器能自动实现编码操作。用n位二进制代码可以表达2n个不同的信号需要编码的信息有N项，则2n

≥

NA.每一组代码都可以看作是一个包含特定含义的符号，各组代码之间以及每组代码内部各位之间没有一定的数值进位关系。B.信息与代码间的对应关系完全是人为规定的，可以任意编，但在制定编码时，应该使编码顺序有一定的规律可循。几种常见编码A.自然二进制码（8421码）：在数值上与对应的十进制恰好相等位数n由N决定。B.二-十进制码（BCD码）

固定4位二进制编码表示十进制的0-9十个数码。由于4位二进制码可以表示24=16种信号，所以在表示0-9这十个数码时就有不同的组合，即不同的编码方式：

8421BCD码2421BCD码5421BCD码余3码：8421BCD码+0011判断及填空：1.四位二进制代码有16种组合，表示0-9十个十进制数时要去掉其中6种。2.（1001110111110001）B=（9DF1）H3.10.10B=（）D4.16D=（）8421=（）8421BCD5.FFH=（）B=（）O=（）D=（）8421BCD2.5100000001011011111111377255001001010101√√2、基本逻辑运算及表达方式逻辑代数是研究数字逻辑电路的数学工具。逻辑代数是按一定逻辑规律进行运算的代数，与普通代数一样也是用字母表示变量，区别在于：①.变量值只有0和1，且只表示两种对立的逻辑状态，不表示数量的大小。②.表达方式：真值表--将输入变量的各种可能取值和相应函数值排列在一起而组成的表格。

逻辑符号--规定的图形符号。

逻辑函数表达式--L=f（A、B…）

时序图等。3逻辑关系表达方式间的转换：真值表表达式逻辑图真值表表达式：把真值表中函数值等于1的变量组合挑出来；变量组合中变量是1的写成原变量，是0的写成反变量；把组合中各个变量相乘，这样对应于函数值为1的每个变量组合就可以写成一个乘积项，然后把这些乘积项相加就的得到相应的逻辑表达式。表达式真值表逻辑运算4逻辑函数的变换和化简公式法图形法变换化简化简：变量数在5以内与非-与非或非-或非{{3.逻辑变量有原变量和反变量两类，普通代数中没有反变量。4.逻辑代数中的基本运算有逻辑乘、逻辑加、逻辑非，而普通代数有加、减、乘、除四种运算。异或：同或：L=A⊙B=基本逻辑运算：与、或、非门电路小结门电路符号表示式与门δABYABY≥1或门非门1YAY=ABY=A+BY=A与非门

ABYY=AB或非门ABY

Y=A+B异或门=1ABYY=ABδ≥1注意公式的扩展应用如：常用公式：公式法变换和化简逻辑函数最大项的应用基本规则代入规则在包含变量A逻辑等式中，如果用另一个函数式代入式中所有A的位置，则等式仍然成立。例：B(A+C)=BA+BC用A+D代替A，得B[(A+D)+C]=

B(A+D)+BC=BA+BD+BC2.反演规则：

对于任意一个逻辑表达式L，若将其中所有的与（•）换成或（+），或（+）换成与（•）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。保持原来的运算优先顺序，即如果在原函数表达式中，AB之间先运算，再和其它变量进行运算，那么非函数的表达式中，仍然是AB之间先运算。对于反变量以外的非号应保留不变对于任何逻辑函数式，若将其中的与(•)换成或（+），或（+）换成与（•）；并将1换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作3.对偶规则：当某个逻辑恒等式成立时，则该恒等式两侧的对偶式也相等①逻辑函数的变换根据逻辑表达式，可以画出相应的逻辑图，表达式的形式决定门电路的个数和种类，因此实际中需要对表达式进行变换。

常用的表达方式：与或、与非-与非

常见变换：与或→与非-与非与或→或非-或非

方法：与或表达式→摩根定律（用与非门实现）与或表达式→或与表达式→摩根定律（用或非门实现）&AB&AB≥1L用与非门实现AB&&&BLA=1BAL无反变量输入L&&&&AB②逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。最简与或表达式乘积项最少、并且每个乘积项中的变量也最少的与或表达式。（1）卡诺图：由最小项构成的按相邻性规律排列的方格图。（2）卡诺图化简逻辑函数的依据：任何2n个标1的相邻最小项，可以合并为一项，并消去n个变量（消去互为反变量的因子，保留公因子）。卡诺图化简逻辑函数（3）卡诺图化简逻辑函数的步骤：1.用卡诺图表示逻辑函数。2.合并最小项。包含2n个方格：2、4、8包围的方格为矩形块包围圈越大越好，越少越好方格可以被重复包围，但每个包围圈内必需有新的方格所有的1都要被包围住充分考虑随意项3.合并后的最小项之和即为最简与或表达式。4、约束项组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路，不含记忆元件二、组合逻辑电路②TTL和CMOS逻辑门电路逻辑功能性能特点工作速度带负载能力灌电流负载拉电流负载{{{①半导体器件的开关特性

1、逻辑门电路门电路负载电流计算参数：IOL、IOH、IIL、IIH

CMOS和TTL性能比较（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。③其他逻辑门电路：OC门、TSL门、TG门线与：靠线的连接实现与的逻辑功能。普通TTL输出端不允许直接相连。集电极开路门（OC门）三态与非门（TSL门）电路的输出有高阻态、高电平和低电平3种状态。{传输门TG：传送模拟信号的模拟开关2、组合逻辑电路的分析和设计分析：已知逻辑电路，通过数字逻辑的方法，推断电路的逻辑功能。逻辑图逻辑表达式（最简）与或表达式真值表电路的逻辑功能P192习题4.1.1设计：根据实际逻辑问题（控制要求），设计出满足要求的最简的逻辑电路图。真值表电路功能描述逻辑表达式或卡诺图最简与或表达式逻辑变换逻辑电路图P194习题4.2.3竞争和冒险产生的原因半加器和全加器的设计3、常用组合逻辑功能器件实现编码操作的电路称为编码器。编码器N个需编码的信息n位二进制码（2n≥N）①编码器优先编码器②译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码器n位二进制码N个译码出的信息N≤2n二进制译码器：74LS138（3/8译码器）二-十进制译码器：4/10线显示译码器：驱动显示器件如数码管共阴、共阳？应用：实现逻辑函数（例5）、作数据分配器3/8译码器74LS138③数据选择器按要求从多路输入中选择一路输出。D0D1D2D2n-1Yn位通道选择信号数据选择器用数据选择器实现逻辑函数集成数据选择器74151：八选一数据选择器①将函数变换成最小项表达式②根据最小项表达式确定各数据输入的二元常量④比较器⑤算术运算电路：加法器(数字电子电路中最基本的运算电路）三、时序逻辑电路时序电路的特点时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。触发器是构成时序逻辑电路的基本单元。1、锁存器和触发器逻辑功能、触发方式锁存器：电平触发触发器：脉冲沿触发触发方式：边沿触发主从﹥CQQ﹥CQQCP上升沿翻转CP下降沿翻转QQCQQCP上升沿翻转CP下降沿翻转∟∟∟∟逻辑功能：RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0JK触发器：Qn+1=JQn+KQnD触发器：Qn+1=DT触发器：Qn+1=TQn+TQnT＇触发器：Qn+1=Qn触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。其逻辑功能可以相互转换。置0、置1和保持置0、置1、保持、翻转置0、置1P241习题5.4.6；5.4.85.4.95.4.10①时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。1）逻辑方程组：特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程：（激励方程）触发器输入信号的逻辑表达式。时钟方程：控制时钟CP的逻辑表达式。状态方程：（次态方程）次态输出的逻辑表达式。驱动方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。2、时序电路的分析和设计方法2）状态（真值）表：表明输出Y、次态Qn+1与输入X、现态Qn逻辑关系的表格。3）状态图：4）时序（波形）图表明状态转换规律及相应输入、输出取值关系的图形。②时序电路逻辑功能的分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。在分析时必须注意，触发器只有在其CP端的信号有效时，状态才可能改变，否则状态保持不变，因此必须确定各CP端是否有触发信号作用。③同步、异步时序逻辑电路的分析方法电路图特性方程、时钟方程、驱动方程、输出方程。状态方程状态图判断电路逻辑功能12354状态表或时序图P319习题6.1.56.2.2；6.2.36.2.46.4.3④同步时序电路逻辑电路的设计方法设计要求原始状态图最简状态图画电路图检查电路能否自启动1246列状态真值表、选触发器，求时钟、输出、状态、驱动方程5状态分配3化简P319习题6.3.2

6.3.5存在无效状态时3、常用时序逻辑功能器件计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。二进制计数器、非二进制计数器加法计数器、减法计数器、可逆计数器同步计数器、异步计数器按CP脉冲输入方式：按计数规律：按计数的进制：集成计数器1.集成计数器：74161、743902.集成计数器构成N进制计数器CP脉冲引入方式：同步、异步计数模式：清零方式：异步、同步预置数方式：异步、同步反馈清零法反馈置数法用74LVC161构成九进制加计数器。

(1)反馈清零法（异步清零）

(2)反馈置数法（同步置数）

24进制计数器64进制计数器寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。集成双向移位寄存器74LS194＞四、存储器和可编程逻辑器件用来存放数据、资料、程序等二进制信息的器件。存取速度：反映存储器的工作速度。存储容量：字数×位数（字位）1024=1K1024K=1M1024M=1G存储器容量的扩展由大量存储单元构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道可编程逻辑器件PLD由与阵列和或阵列构成，用户定义和设置逻辑功能的器件。PLD器件主要有PLA、PAL、GAL脉冲波形的获取有两种方法：利用脉冲信号产生器直接产生、对已有信号进行变换五、脉冲产生与变换电路基本单元电路：多谐振荡器单稳态触发器施密特触发器555定时器1、多谐振荡器（无稳电路）能产生矩形脉冲的自激振荡电路叫做多谐振荡器。用于产生方波或时钟信号。Q石英晶体振荡电路，频率稳定性高，振荡频率由晶体频率决定单稳态触发器具有下列特点：（1）电路有一个稳态和一个暂稳态。（2）在外来触发脉冲作用下，电路由稳态翻转到暂稳态。（3）暂稳态是一个不能长久保持的状态，经过一段时间后，电路会自动返回到稳态。暂稳态的持续时间与触发脉冲无关，仅决定于电路本身的参数。2、单稳态触发器主要参数：暂稳态持续时间tW3施密特触发器是具有滞后特性的反相器。（1）电路有两个稳态，是双稳电路。（2）电路状