门电路和组合逻辑电路1可用

第20章门电路和组合逻辑电路20.1数制和脉冲信号20.2基本门电路及其组合

20.5逻辑代数

20.4CMOS门电路20.3TTL门电路

20.6组合逻辑电路的分析与综合20.7加法器20.8编码器20.9译码器和数字显示20.10数据分配器和数据选择器20.11应用举例1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点;3.会分析和设计简单的组合逻辑电路;理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能;5.学会数字集成电路的使用方法。本章要求：2.会用逻辑代数的基本运算法则化简逻辑函数;第20章门电路和组合逻辑电路模拟信号：随时间连续变化的信号20.1

数制和脉冲信号模拟信号数字信号电子电路中的信号1.模拟信号正弦波信号t三角波信号t

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。

在模拟电路中，晶体管三极管通常工作在放大区。

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。

在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。数字信号

在数字电路中，信号是脉冲的，脉冲信号是一种跃变信号，并且持续时间短暂。最常见的是矩形波和尖顶波尖顶波t矩形波t脉冲幅度A脉冲上升时间tr

脉冲周期T脉冲下降时间tf

脉冲宽度tp

脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲

（1）十进制十进制采用0,1,2,3,4,5,6,7,8,9十个数码，其进位的规则是“逢十进一”。不同数位有不同数位的”位权”值。整数部分从低位到高位依次为，，…；小数部分从高位到低位依次为，4587.29=4103+5102+8101+7100+2101+9102十进制计数的基数是102常用数制（2）

二进制二进制数可转换为十进制数，例如:例如：1+1=10=1×21+0×20二进制数只有0、1两个数码，基数是2。进位规律是：“逢二进一”

.二进制计数的基数是2。（3）八进制

八进制数中只有0,1,2,3,4,5,6,7八个数码，基数是8，进位规律是“逢八进一”。八进制就是以8为基数的计数体制。八进制数转换为十进制数，如：

十六进制数中只有0,1,2,3,4,5,6,7,8,9,A（10）、B（11）、C（12）、D（13）、E（14）、F（15）十六个数码，基数是16，进位规律是“逢十六进一”。各位的权均为16的幂。例如（4）十六进制1)、十进制数转换成二进制数：

a.整数的转换:

“辗转相除”法:将十进制数连续不断地除以2,直至商为零，所得余数由低位到高位排列，即为所求二进制数整数部分小数部分3十进制转换为任意进制数可将(37)D按如下的步骤转换为二进制数由上得(37)D=(100101)Bb.小数的转换:由此可见，将十进制小数乘以2取整数法，直到满足规定的位数为止

例将十进制小数(0.39)D转换成二进制数,0.39×2=0.78b-1=00.78×2=1.56b-2=10.56×2=1.12b-3=10.12×2=0.24b-4=00.24×2=0.48b-5=00.48×2=0.96b-6=00.96×2=1.92b-7=10.92×2=1.84b-8=10.84×2=1.68b-9=10.68×2=1.36b-10=1（2）十-八进制转换将每位八进制数展开成三位二进制数，排列顺序不变即可。转换时，由小数点开始，整数部分自右向左，小数部分自左向右，三位一组，不够三位的添零补齐，则每三位二进制数表示一位八进制数。因为八进制的基数8=23

，所以，可将三位二进制数表示一位八进制数，即000～111表示0～7例

(10110.011)B=例

(752.1)O=(26.3)O

(111101010.001)B（3）十--十六进制转换

二进制转换成十六进制：因为16进制的基数16=24，所以，可将四位二进制数表示一位16进制数，即0000～1111表示0-F。例

(111100010101110)B=将每位16进制数展开成四位二进制数，排列顺序不变即可。例(BEEF)H=(78AE)H

(1011111011101111)B十六进制转换成二进制：例

(111100010101110)B=

4二进制的算术运算（1）二进制加法0+0=0，0+1=1，1+0=1，1+1=10。例1.3.1计算两个二进制数1010和0101的和。解：

0-0=0，1-1=0，1-0=10-1=11（2）二进制减法计算两个二进制数1010和0101的差。解：

（3）、乘法0×0=0，0×1=0，1×0=0，1×1=1计算两个二进制数1010和0101的积。解：

20.2

基本门电路及其组合

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。20.2.1逻辑门电路的基本概念基本逻辑关系为“与”、“或”、“非”三种。下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。

电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平220V+-设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表达式：

Y=A•B1.“与”逻辑关系“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABYBYA状态表BY220VA+-2.“或”逻辑关系

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：

Y=A+B状态表000111110110ABY3.“非”逻辑关系

“非”逻辑关系是否定或相反的意思。逻辑表达式：Y=A状态表101AY0Y220VA+-R由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。20.2.2

分立元件基本逻辑门电路20.2

基本门电路及其组合1.二极管“与”门电路

(1)电路(2)工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V1.二极管“与”门电路(3)逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表达式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表2.二极管“或”门电路

(1)电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC(2)工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。2.二极管“或”门电路(3)逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表3.晶体管“非”门电路+UCC-UBBARKRBRCYT

1

0截止饱和(2)逻辑表达式：“0”10“1”

(1)电路“0”“1”AY“非”

门逻辑状态表逻辑符号1AY1.与非门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门20.2.3

基本逻辑门电路的组合2.或非门电路YABC“或非”门1Y20.2.3

基本逻辑门电路的组合“或”门ABC>1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”门逻辑状态表Y=A+B+C逻辑表达式：≥1例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2ABC&1&D>1Y3.与或非门电路20.2.3

基本逻辑门电路的组合Y=A.B+C.D逻辑表达式：>1&&YABCD逻辑符号20.3TTL门电路(三极管—三极管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1输入级中间级输出级20.3.1TTL“与非”门电路1.电路E2E3E1B等效电路C多发射极三极管T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1(1)输入全为高电平“1”(3.6V)时2.工作原理4.3VT2、T5饱和导通钳位2.1VE结反偏截止“0”(0.3V)

负载电流（灌电流）输入全高“1”,输出为低“0”1VT1R1+UccT4T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

负载电流（拉电流）(2)输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”输入有低“0”输出为高“1”流过E结的电流为正向电流5VVY5-0.7-0.7

=3.6V有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门74LS00、74LS20管脚排列示意图&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)(1)电压传输特性：输出电压UO与输入电压Ui的关系。CDE3.TTL“与非”门特性及参数电压传输特性测试电路ABO1231234

Ui

/VUO/V&+5VUiUoVVABCDE(2)TTL“与非”门的参数电压传输特性典型值3.6V，2.4V为合格典型值0.3V，0.4V为合格输出高电平电压UOH输出低电平电压UOL输出高电平电压UOH和输出低电平电压UOLUO/VO1231234

Ui

/V

指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门NO

8。输入高电平电流IIH和输入低电平电流IIL

当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为高电平输入电流IIH（A）。

当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL（mA）。扇出系数NO平均传输延迟时间tpd

50%50%tpd1tpd2

TTL的tpd

约在10ns~40ns，此值愈小愈好。输入波形ui输出波形uO20.3.2三态输出“与非”门当控制端为高电平“1”时，实现正常的“与非”逻辑关系

Y=A•B“1”控制端DE1.电路D截止T5Y

R3R5AB

R4R2R1T3T4T2+5VT120.3.2三态输出“与非”门“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.电路导通1V1V当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。&YEBA逻辑符号0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意态20.3.2三态输出“与非”门三态输出“与非”状态表ABEY功能表输出高阻三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B120.4.1CMOS非门电路AYT2+UDDT1N沟道P沟道GGDSS20.4CMOS门电路

PMOS管NMOS管CMOS管负载管驱动管(互补对称管)A=“1”时，T1导通，

T2截止，Y=“0”A=“0”时，T1截止，

T2导通，Y=“1”Y=A20.5逻辑代数

逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。

逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。1.常量与变量的关系20.5.1逻辑代数运算法则2.逻辑代数的基本运算法则自等律0-1律重叠律还原律互补律交换律2.逻辑代数的基本运算法则普通代数不适用！证:结合律分配律A+1=1

AA=A.110011111100反演律列状态表证明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A对偶式对偶关系：

将某逻辑表达式中的与(•)换成或

(+)，或(+)换成与(•)，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。证明：A+AB=A（3）（4）对偶式（5）（6）对偶式20.5.2逻辑函数的表示方法表示方法逻辑式逻辑状态表逻辑图卡诺图下面举例说明这四种表示方法。例：有一T形走廊，在相会处有一路灯,在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。

1.列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态(“1”或“0”)以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y0011010101101001101011001111

2.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111各组合之间是“或”关系

2.逻辑式反之，也可由逻辑式列出状态表。

0000

A

B

C

Y0011010101101001101011001111

3.逻辑图YCBA&&&&&&&>1CBA最小项A,B,C三个输入变量，共有八种组合，分别为：特点如下：①每项都含有三个输入变量，每个变量都是它的一个因子②每项中每个或以原变量的形式或以反变量的形式出项一次这八个乘积项是输入变量A,B,C的最小项（n个输入变量有2n个最小项）20.5.3逻辑函数的化简

由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法1.用“与非”门构成基本门电路(2)应用“与非”门构成“或”门电路(1)应用“与非”门构成“与”门电路AY&B&BAY&&&由逻辑代数运算法则：由逻辑代数运算法则：&YA(3)应用“与非”门构成“非”门电路(4)用“与非”门构成“或非”门YBA&&&&由逻辑代数运算法则：例1：化简2.应用逻辑代数运算法则化简（1）并项法例2：化简（2）配项法例3：化简（3）加项法（4）吸收法吸收例4：化简例5：化简吸收吸收吸收吸收

3.应用卡诺图化简卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。（1）最小项：对于n输入变量有2n种组合,最小项就有2n个，卡诺图也相应有2n个小方格。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。在卡诺图的行和列分别标出变量及其状态。变量状态的次序是00,01,11,10.

(2)卡诺图BA0101二变量BCA0010011110三变量二进制数对应的十进制数编号AB00011110CD00011110四变量任意两个相邻最小项之间只有一个变量改变(2)卡诺图（a)根据状态表画出卡诺图如:ABC00100111101111将输出变量为“1”的填入对应的小方格,为“0”的可不填。

0000

A

B

C

Y0011010101101001101011001111(2)卡诺图（b)根据逻辑式画出卡诺图ABC00100111101111将逻辑式中的最小项分别用“1”填入对应的小方格。如果逻辑式中最小项不全，可不填。如:注意：如果逻辑式不是由最小项构成，一般应先化为最小项，或按例7方法填写。(3)应用卡诺图化简逻辑函数ABC00100111101111例6.用卡诺图表示并化简。解：(a)将取值为“1”的相邻小方格圈成圈;步骤1.卡诺图2.合并最小项3.写出最简“与或”逻辑式(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2…)(c)圈的个数应最少，圈内小方格个数应尽可能多，每圈一个新的圈时，必须至少有一个未出现过的最小项(3)应用卡诺图化简逻辑函数ABC00100111101111解：三个圈最小项分别为：合并最小项：相邻的两项可合并为一项，并消去一个因子。写出简化逻辑式②卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。③将合并过的结果相加，即为所求的最简与或式。00ABC100111101111解：写出简化逻辑式多余AB00011110CD000111101111相邻例6.应用卡诺图化简逻辑函数(1)(2)解：写出简化逻辑式AB00011110CD000111101例7.应用卡诺图化简逻辑函数111111111含A均填“1”注意：1.圈的个数应最少2.每个“圈”要最大3.每个“圈”至少要包含一个未被圈过的最小项。20.6

组合逻辑电路的分析与综合

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出20.6.1组合逻辑电路的分析

(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：例1：分析下图的逻辑功能

(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1AB&&&&YY3Y2(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..

(3)列逻辑状态表Y=AB+AB=AB逻辑式

(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号ABY001100111001(1)写出逻辑式例2：分析下图的逻辑功能A

B.Y=ABAB

.A•B化简A

B

=AB+AB&&11BAY&

(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY00110010011120.6.2组合逻辑电路的综合根据逻辑功能要求逻辑电路设计

(1)由逻辑要求，列出逻辑状态表

(2)由逻辑状态表写出逻辑表达式

(3)简化和变换逻辑表达式

(4)画出逻辑图设计步骤如下：例1：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示“0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。

(1)列逻辑状态表

(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。

0000

A

B

C

Y0010010001111000101111011111(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系

0000

A

B

C

Y0010010001111000101111011111ABC00011110011111三人表决电路&&ABCY&&&&ABCC例2：设计一个三变量奇偶检验器。

要求:

当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。

(1)列逻辑状态表

(2)写出逻辑表达式

0000

A

B

C

Y0011010101101001101011001111(3)用“与非”门构成逻辑电路ABC00100111101111解：

(4)逻辑图YCBA01100111110&&&&&&&&1010例3:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”的含义。逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABC

G1G2(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果

(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G210001101(4)用“与非”门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111(5)画出逻辑图ABCABC&&&&&&&&&G1G220.7

加法器20.7.1二进制

十进制：0~9十个数码，“逢十进一”。在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。20.7

加法器加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现20.7.1半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC半加器逻辑状态表逻辑表达式逻辑图&=1ABSCA

B

S

C000001101010110120.7.2全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111逻辑图&=1>1AiCiSiCi-1Bi&&20.8

编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足

2nN20.8.1二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码(1)分析要求，确定二进制代码的位数：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。解：001011101000010100110111I0I1I2I3I4I5I6I7

(2)列编码表（方案有多种）输入输出Y2

Y1

Y0

(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7

(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0将十进制数0~9编成二进制代码的电路。输入有十个数码，输出对应的是二进制代码，简称BCD码20.8.2二–

十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。8421BCD码编码表000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.

=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0

法二：十键8421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9001100

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。20.8.3优先编码器74LS4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y3

1111111111111输入(低电平有效)输出(8421反码)0

011010

0111

110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:74LS147集成优先编码器(10线-4线)74LS147引脚图低电平有效1615141312111091234567874LS414720.9

译码器和数字显示译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。20.9.1二进制译码器8个3位译码器二进制代码高低电平信号74HC138集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×AS1输出输入BCLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×AS1输出输入BC逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC74HC138(74LS138)集成译码器引脚图逻辑图~3线–8线译码器的

~

含三变量函数的全部最小项。Y0Y7基于这一点用该器件能够方便地实现三变量逻辑函数。用译码器实现逻辑函数。...当E3=1，E2=E1=0时用一片74HC138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.74LS139译码器功能表

输入输出SA0A1Y0110000011001101110Y1Y2Y3111011101110111

74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效

74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端20.9.2

二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器gfedcba

1.半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg

2.七段显示译码器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117个4位七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码BS204A0A1A2A3

74LS247+5V来自计数器七段译码器和数码管的连接图510Ω×7abcdefgRBIBILTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC

74LS247型译码器的外引线排列图abcdefg74LS24720.10

数据分配器和数据选择器在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。使能端多路选择器多路分配器数据选择控制数据分配控制发送端接收端IYD0D1D2D3SA1A0传输线A0A1D0D1D2D3S20.10.1数据选择器从多路数据中选择其中所需要的一路数据输出。例：四选一数据选择器输入数据输出数据使能端D0D1D2D3YSA1A0控制信号11&111&&&>1YD0D1D2D3A0A1S1000000“与”门被封锁，选择器不工作。74LS153型4选1数据选择器11&111&&&>1YD0D1D2D3A0A1S01D0000“与”门打开，选择器工作。由控制端决定选择哪一路数据输出。选中D000110074LS153型4选1数据选择器动画由逻辑图写出逻辑表达式

74LS153功能表使能选通输出SA0A1Y10000001100110D3D2D1D0多路选择器广泛应用于多路模拟量的采集及A/D转换器中。1SA11D31D21D11D01Y地74LS153(双4选1)2D32D22D12D02YA02SUCC151413121110