《微机原理与接口技术（第2版）》第02章微处理器-CPU

第2章微处理器-CPU本章知识要点：

本章从科学发展的角度逐步地、由浅入深地引导读者认识微处理器的组成和发展。以微处理器领域内具有代表性的16位的8086和32位的Pentium为平台，以新-旧对比的方式介绍微处理器的组成，以及各部件的结构、功能、操作原理等。对Pentium所采用的超标量执行技术、分支转移预测技术、流水线操作技术等先进技术，进行了说明和剖析。本章是微机系统知识的核心、是重点、难点所在。重点是Pentium体系结构、超标量执行技术、分支转移预测技术、流水线操作技术、浮点流水线操作等先进技术。2.1

寄存器

寄存器，从某种意义上说，它是一个容量非常小、速度非常快、放置在CPU芯片内的用于“暂时存放”信息的存储器。除特殊用途的寄存器外，像16位的8086微处理器、32位的Pentium微处理器的8个通用寄存器，用来“暂时存放”当前参与运算的值或累加结果。2.1.116位寄存器

8086含14个16位寄存器，按功能可分为三类：通用寄存器，8个段寄存器，4个控制寄存器，2个8086/8088的16位寄存器SPIPFLAGSAHALBHBLCHCLDHDLAXBXCXDXBPSIDICSDSESSS通用寄存器控制寄存器段寄存器16位16位1、通用寄存器

数据寄存器（AX，BX，CX，DX）

地址指针寄存器（SP，BP）

变址寄存器（SI，DI）地址指针寄存器SP：堆栈指针寄存器其内容为堆栈栈顶的偏移地址；任何堆栈操作后，SP都会自动增/减量。BP：基址指针寄存器在间接寻址中用于存放操作数的基地址；常用于访问存放在堆栈中的数据。变址寄存器SI：源变址寄存器，用于访问源操作数DI：目标变址寄存器，用于访问目的操作数常用于操作数的间接寻址或变址寻址。在串操作指令中，SI存放源操作数的偏移地址，而DI存放目标操作数的偏移地址。段寄存器用于存放逻辑段的段基地址（简称段地址）CS：代码段寄存器。代码段存放指令代码DS：数据段寄存器ES：附加段寄存器SS：堆栈段寄存器：指示堆栈区域的位置这两个段存放操作数堆栈段SS数据段DS/ES代码段CS控制寄存器IP：指令指针寄存器其内容为下一条要执行的指令的偏移地址。FLAGS：标志寄存器存放指令执行结果的特征：有些指令（如算术指令）要改变FLAGS的内容(影响FLAGS)；有些指令对FLAGS无影响。6个状态标志位（CF，SF，AF，PF，OF，ZF）3个控制标志位（IF，TF，DF）ODITSZAPC1502467891011FLAGS2.1.232位寄存器下面以32位的Pentium微处理器配备的寄存器为例，介绍32位的寄存器。Pentium配备的寄存器按类可分为如下几类：（1）基本体系结构寄存器：

①通用寄存器；

②指令指针寄存器；

③标志寄存器；

④段寄存器；

（2）系统级寄存器：

①系统寄存器；

②系统地址寄存器；（３）调试和测试寄存器：（４）浮点寄存器：AXBXCXDXBPSIDISPEAXEBXECXEDXEBPESIEDIESP累加寄存器基地址寄存器计数寄存器数据寄存器基地址指针寄存器源变址寄存器目标变址寄存器堆栈指针寄存器32位寄存器名称中间是16位寄存器名称AHBHCHDHALBLCLDL斜体表示8位寄存器名称163115078通用寄存器代码段寄存器CS堆栈段寄存器SS数据段寄存器DS附加数据段寄存器ES附加数据段寄存器FS附加数据段寄存器GS段寄存器代码段寄存器CS堆栈段寄存器SS015310

标志寄存器FLAGS

指令指针寄存器IP标志和指令指针寄存器下面展示出Pentium配备的通用寄存器、指令指针寄存器、标志寄存器以及段寄存器

01234576891011121314151617181920213122CFPFAF00ZF1SFTFIFDFOFNTIOPL0RFVMACVIFVIPID00ID：标识标志(X)VIP：虚拟中断挂起标志(X)VIF：虚拟中断标志(X)AC：对准检查(X)VM：虚拟8086模式(X)RF：恢复标志(X)NT：嵌套任务标志(X)IOPL：I/O特权级标志(X)OF：溢出标志(S)DF：方向标志(C)IF：允许中断标志(X)TF：自陷标志(X)SF：符号标志(S)ZF：零标志(S)AF：辅助进位标志(S)PF：奇偶校验标志(S)CF：进位标志(S)这些标志不仅控制着微处理器的某些操作，且随时随地的指示出微处理器的状态。标志寄存器内不仅有状态和控制标志，而且还有几位是系统标志位。

0000000000000000000000000

E

页故障线性地址寄存器

保留VMEPVITSDPSEMCEDE0PWTPCDO123456731CR4CR3CR2CR103412113116151615313100控制寄存器Pentium由于控制管理的需要，又配备了5个控制寄存器。在这5个控制寄存器中保存着全局性的和任务无关的机器状态。这5个控制寄存器连同存储管理寄存器一起，保存着影响系统中所有任务的机器状态

CR0不写贯穿禁止Cache允许分页PEMPEMTSETNEWPAMNWCDPG对准屏蔽写保护数值错扩展类型任务切换模拟浮点部件监控浮点部件允许保护

从功能上划分，8086分为两大部分，总线接口部件BIU

执行部件EU两个部件各自独立工作

EU部件负责执行指令。BIU负责指令和数据传送，为EU提供要执行的指令。2．2微处理器的组成原理2．2．116位微处理器的组成原理16位ALUFLAGS内部总线指令队列缓冲器外部总线总线接口单元(BIU)执行单元(EU)AHALBHBLCHCLDHDLSPBPDISIAXBXCXDX通用寄存器EU控制电路Q总线CSDSSSESIP内部暂存器16位8位总线

控制逻辑地址加法器数据总线512346暂存寄存器20位段寄存器2．2．2．8086／8088的不足

微机技术飞速发展、日新月异，新技术与时俱进，层出不穷，现在已经进入了64位双核的微处理器时代。从现实的角度，回头再看16位的8086，并与当前32微处理器比较后发现：在以下几个方面。1．存储器容量小。2．时钟频率低。3．计算精度低。4．技术含量低。5．存取速度低。2．2．332位微处理器组成原理

以Pentium为平台，对32位微处理器的组成原理进行讨论。Pentium拥有32位微处理器的全部特征，这些先进的技术配置包括：

⑴超标量体系结构、⑵动态预测转移、⑶流水线操作的浮点部件、⑷改进了性能的指令执行计时、⑸分离式的8KB的指令Cache和数据Cache、⑹数据Cache中采用了写回的MESI协议、⑺64位数据总线、⑻总线周期的流水线技术、⑼地址奇偶校验、⑽内部奇偶校验等。

Pentium结构

Pentium是由总线接口部件（64位的）、存储管理部件（分段、分页管理部件）、指令Cache、数据Cache、分支转移目标缓冲存储器、控制ROM部件、控制部件、预取缓冲部件、指令译码部件、整数运算部件、整数及浮点数寄存器组、浮点运算部件等功能组成。见图2-9Pentium微处理器逻辑

（１）总线接口部件（２）预取缓冲部件（３）指令译码部件译码操作，一是检查一条指令的格式，二是确定它是哪种类型操作的指令，并给出这条指令所需的操作数。（４）控制部件

负责解释来自指令译码部件的指令字和控制ROM的微代码。控制部件的输出控制着整数流水线部件和浮点部件。

（5）执行部件

是微处理器用于执行指令所规定的具体操作的CPU的核心硬件部分。这些非常具体的操作是指诸如数值运算、逻辑操作以及分支转移处理等。（6）分段部件

Pentium的存储管理是采用了分段存储管理技术和分页存储管理技术实现的。分段部件的功能是，将由程序提供的逻辑地址转换成一种线性地址。（7）分页部件

Pentium微处理器的分页存储管理部件，在整个存储管理系统内采用的是二级分页管理机制。（8）浮点部件（9）Cache部件

2．3

Pentium采用的新技术

2.3.1超标量执行超标量是指那种拥有多条指令流水线，并在每个时钟周期中可执行一条以上的指令（在理想情况下）的微处理器处理指令的操作方式。

Pentium的超标量体系结构，配备有三条流水线，一条是执行浮点指令的浮点部件内的浮点流水线，而另两条则是整数运算部件内执行整数指令的U流水线和V流水线。这样就使得Pentium拥有了可同时执行3条指令的能力。

控制字译码生成存储器地址

控制字译码生成存储器地址访问数据Cache

或ALU计算

访问数据Cache

或ALU计算

写结果

写结果

取指令且对准

指令译码生成控制字PFD1D2EXWBV流水线U流水线超标量执行

2．3．2

分支转移预测技术

分支转移预测和推测执行技术

为了提高CPU的运行速度。推测执行是建立在分支转移预测基础上的一项技术。推测执行是指允许CPU去处理那些不一定总能被执行的指令，例如，跳过条件的分支转移。在经分支转移预测程序预测判断之后，决定是否进行分支转移，接下来所要进行的处理就是推测执行。

2.分支转移预测判断

由于Pentium采用了这项技术，可以在无延迟的情况下正确地预测各种转移。另外，V流水线中的条件转移指令可以与一条比较类指令成对执行，当然也可以与U流水线中的置标志指令配合执行。但Pentium作到了与现有软件是完全兼容，所以不必修改现有软件。2.3.3流水线技术

流水线操作(Pipeline)，类似于大工业生产的“装配线”设计，Pentium微处理器的流水线操作是指把指令的操作处理分解成许多更小的操作步骤或操作阶段，每个操作步骤或操作阶段都由各自独立的电路来实现的。当一条指令执行完了一个操作步骤之后，它就按顺序进入到流水线操作的下一个操作步骤，而前一个操作步骤则会继续处理后续的指令。

2.Pentium整数流水线

Pentium的整数流水线操作是由

预取PF、

首次译码D1、

二次译码D2、

执行EX、

写回WB

共五个操作步骤组成。非流水线操作

为了更好地说明流水线操作技术，以及更好地认识流水线操作的技术进步，先从非流水线操作认识起

当一条指令在执行的过程之中时，其他指令则要眼吧吧地看着这条指令的执行，等待着这条指令的完成。只有前一条指令经历了这五个操作步骤，完成了这条指令的操作，下一条指令才可得以进入指令的执行，同样又是五个时钟周期时间，同样又是其他指令的等待。这种非流水线操作方式并没有把计算机执行的时间资源有效地利用起来指令流水线操作

Pentium整数指令的执行要经过指令预取PF、指令首次译码D1、二次译码D2、指令执行EX和写回WB这五个操作步骤。

在流水线内会有5条指令同时执行。

指令流水线操作

Pentium微处理器是一种能够以并行方式同时执行两条指令的超标量机器。两条指令按照流水线操作的5个操作步骤以并行方式执行操作，使得整数指令能够在一个时钟里，在两条流水线上同时执行

指令配对规则①配对两条指令必须是所谓的“简单”指令；②两条指令之间不得存在“写后读”或“写后写”这样的寄存器相关性；③一条指令不能同时既包含位移量又包含立即数；带前缀(JCC指令的OF除外)的指令只能出现在U流水线中。1．

8086的两种操作模式最小模式最大模式2.4

操作模式2.32位微处理器的操作模式32位的Pentium微处理器有两种主要的操作模式及一种“系统管理模式”。操作模式决定可使用哪些指令及体系结构特性。这些模式如下：（1）保护模式这是微处理器的本机状态，在这个模式下所有指令及体系结构特性均可以使用。（2）实地址模式（也称实模式）这种模式提供了8086微处理器的程序设计环境，并有一些扩展功能（如退出该模式，复位时把处理器置于实模式，也可以通过一条指令使处理器切换到保护模式。（3）系统管理模式

Pentium微处理器还支持系统存储管理模式（SMM），SMM是所有新的Intel微处理器（从80386微处理器开始）所特有的一种标准体系结构特性。2.5浮点部件

Pentium通过芯片内的浮点部件把浮点技术表现得淋漓尽致，由于Pentium微处理器把浮点部件与整数部件、分段部件、分页部件等都集成到同一芯片之内，而且执行的是流水线操作方式。把整个浮点部件设计成每个时钟周期都能够进行一次浮点操作，每个时钟周期可以接受两条浮点指令，但是其中的一条浮点指令必须是交换类的指令。对程序设计人员来说，可把Pentium芯片内的浮点部件FPU看成是一组辅助寄存器，是数据类型的扩展；还可以把浮点部件的指令系统看成是Pentium指令系统的一个子集。

Pentium的浮点部件是在80486浮点部件的基础上重新设计而成。其整体性能比80486性能会高出5倍之多。2．5．1浮点部件体系结构1．数值寄存器

Pentium浮点部件的数值寄存器是由8个80位的数值寄存器、三个16位的寄存器等构成。其中，这8个80位的能各自独立进行寻址的数值寄存器，又可用来构成一个寄存器堆栈。

06463787910标志字段R7R6R5R4R3R2R1R0符号有效数位指数

而3个16位的寄存器分别称之为浮点部件FPU的状态字寄存器、浮点部件控制字寄存器和标记字寄存器。150控制字寄存器状态字寄存器标记字寄存器

2．状态字寄存器

Pentium片内浮点部件状态字寄存器内容反映的是浮点部件的全部状态和环境。根据其作用状态字又可以进一步细分成两个字段：一个是异常事故标志字段，另一个则是状态位字段。首先用一条存放在存储器中的浮点操作指令检查状态字，然后再使用Pentium指令代码再检查各位状态。条件码栈顶指针浮点部件正忙无效操作事故非规格式化操作数除数为零溢出标志下溢事故精度事故堆栈故障异常概括出错状态IEDEZEOEUEPESFESC0C1C2C3BTOP012345678910111314153．控制字寄存器控制字内包括有事故屏蔽,允许中断屏蔽以及若干控制位。图中示出了控制字格式以及各字段的意义。精度操作圆整操作保留无效操作非规格式化操作数除数为零上溢下溢精度异常事故屏蔽保留IMDMZMOMUMPMRXCPCX0123456789101113141512XXXX（无穷大控制）4．标记字寄存器标记字的功能优化了浮点部件的性能，图中展示出标记字各字段，从图中可