工大组成原理课件-软件工程

中央处理器CPUI/O总线M总线主存储器

M.MI/O接口外部设备1外部设备2……I/O接口I/O接口外部设备n第八章系统总线第三章系统总线8.1总线的基本概念8.2总线的分类8.3总线特性及性能指标8.4总线结构8.5总线控制8.1总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线是各个部件共享的传输介质串行并行四、总线结构计算机举例1.面向CPU的双总线结构框图中央处理器CPUI/O总线M总线主存储器

M.MI/O接口外部设备1外部设备2……I/O接口I/O接口外部设备n2.单总线结构框图单总线（系统总线）CPUM.MI/O接口外部设备1外部设备2I/O接口…外部设备nI/O接口…3.以存储器为中心的双总线结构框图系统总线M.MCPUI/O接口外部设备1…外部设备nI/O接口…存储总线8.2总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求3.通信总线串行通信总线并行通信总线传输方式用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信8.3总线特性及性能指标一、总线物理实现BUSCPU插件板M.M插件板I/O插件板电缆式、主板式、底板式1.机械特性2.电气特性3.功能特性4.时间特性二、总线特性尺寸形状传输方向和有效的电平范围每根传输线的功能信号的时序关系地址数据控制三、总线的性能指标1.总线宽度2.标准传输率数据线的根数每秒传输的最大字节数（MB／s）串行总线用波特率和比特率表征总线传输能力

波特率每秒通过信道传输的数据位数比特率每秒通过信道传输的有效数据位数

如总线工作频率为33MHZ，总线宽度为32位，一个时钟周期传输一次它的最大传输率为132MB/S数据线位数/8×总线工作频率/一次传输需要的总线时钟周期数总线的带宽三、总线的性能指标3.时钟同步/异步4.总线复用5.信号线数6.总线控制方式7.其他指标同步、不同步地址线与数据线复用地址线、数据线和控制线的总和负载能力并发、自动、仲裁、逻辑、计数地址线和数据线在物理上共用

使ISAEISAVL-BUSPCIUSB模块系统总线标准四、总线标准系统模块标准界面8.4总线结构一、单总线结构单总线（系统总线）CPUM.MI/O接口外部设备1外部设备2I/O接口…外部设备nI/O接口…1.双总线结构具有特殊功能的处理器由通道对I/O统一管理通道I/O接口设备n

……I/O接口设备0

CPU主存主存总线I/O总线二、多总线结构2.三总线结构主存总线DMA总线I/O总线CPU主存设备1设备n高速外设I/O接口I/O接口I/O接口……3.三总线结构的又一形式局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存4.四总线结构主存扩展总线接口局域网SCSI多媒体CPU调制解调器串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥1.传统微型机总线结构三、总线结构举例存储器SCSIII控制器主存控制器ISAEISA8MHz16位数据通路标准总线控制器33MHz32位数据通路系统总线调制解调器多媒体高速局域网高性能图形CPU…2.VL-BUS局部总线结构33MHz的32位数据通路系统总线ISAEISA多媒体高速局域网高性能图形调制解调器图文传真8MHz的16位数据通路标准总线控制器CPU主存控制器存储器局部总线控制器

SCSIⅡ控制器VLBUS……3.PCI总线结构CPU多媒体PCI桥高速局域网高性能图形调制解调器图文传真PCI总线系统总线33MHz的32位数据通路8MHz的16位数据通路ISAEISA标准总线控制器SCSIⅡ

控制器存储器4.多层PCI总线结构PCI总线2存储器桥0桥4PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3PCI总线1PCI总线0存储器总线

标准总线CPU8.5总线控制一、总线判优控制总线判优控制分布式集中式主设备(模块)对总线有控制权从设备(模块)响应从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式总线事务从请求使用总线到完成总线使用的操作序列

请求操作→仲裁操作→地址操作→数据传输操作→总线释放操作

2.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

-总线忙BR-总线请求BG-总线同意I/O接口1

0BS

-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址3.计数器定时查询方式I/O接口1计数器设备地址

1排队器排队器4.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求二、总线通信控制1.目的2.总线传输周期主模块申请，总线仲裁决定主模块向从模块给出地址和命令主模块和从模块交换数据主模块撤销有关信息申请分配阶段寻址阶段传数阶段结束阶段解决通信双方协调配合问题由统一时标

控制数据传送充分挖掘

系统总线每瞬间

的潜力同步通信异步通信

半同步通信

分离式通信

3.总线通信的四种方式采用应答方式，没有公共时钟标准同步、异步结合(1)同步式数据输入T1总线传输周期T2T3T4

时钟

地址

读命令数据(2)同步式数据输出T1总线传输周期T2T3T4

时钟

地址

写命令数据不互锁半互锁全互锁(3)异步通信主设备从设备请求回答HandshakingProtocol(握手协议)ThreecontrollinesReadReq:请求读内存单元(地址信息同时送到地址/数据线上)DataRdy:表示已准备好数据(数据同时送到地址/数据线上)Ack:ReadReqorDataRdy的回答信号上述为read过程,但write操作基本类似ReadReqAddressDataDataAckDataRdy1223445667ReadReq和Ack之间的握手过程完成地址信息的传输DataRdy和Ack之间的握手过程完成数据信息的传输一共有多少次握手？一个总线事务：地址阶段+数据阶段+…+数据阶段7次(4)半同步通信同步发送方用系统时钟前沿

发信号

接收方

用系统时钟后沿

判断、识别（同步、异步结合）异步允许不同速度的模块和谐工作增加一条“等待”响应信号

WAIT以输入数据为例的半同步通信时序T1主模块发地址T2主模块发命令…T3从模块提供数据T4从模块撤销数据，主模块撤销命令Tw

当为低电平时，等待一个TWAITTw

当为低电平时，等待一个TWAIT上述三种通信的共同点一个总线传输周期（以输入数据为例）主模块发地址、命令从模块准备数据从模块向主模块发数据未被使用总线被占用总线被占用总线被占用被使用被使用(5)分离式通信充分挖掘系统总线每瞬间的潜力主模块申请占用总线，使用完后即放弃总线的使用权从模块申请占用总线，将各种信息送至总线上一个总线传输周期子周期1子周期2主模块1.各模块有权申请占用总线分离式通信特点充分发挥了总线的有效占用2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲第八章习题8.38.68.98.10ISA总线（PC/AT总线）工业标准体系结构（IndustryStandardArchitecture）总线

是对PC总线的扩充，除了PC总线原有的62根信号线以外，又增加了36根AT信号线，分别连到两个插座，一个是与PC总线兼容的62针插座（8位数据线的I/O卡可插于此）

数据线16根、地址线24根最大传输率为16MB/S无支持总线仲裁的硬件逻辑，不支持多台主设备支持16级中断和7个DMA通道EISA（扩充ISA总线）ISA上扩充开放的总线标准，与ISA完全兼容从CPU中分离出总线控制权，是一种智能化总线支持多台主设备和猝发传送方式最大传输率达33MB/S数据线32根、地址线32根接口卡较少VL-BUS

是一种由CPU总线演化而来的局部总线总线频率33MHz，数据线为32位。通过局部控制器将高速外设直接挂在CPU上。只适合于486的一种过渡标准，已淘汰。PCI总线外部组件互连总线（PeripheralComponentInterconnectbus）

Intel公司提供的与CPU无关的总线标准

总线的速度为33MHz（最高为66MHz）数据线为32根，并能扩充至64根，最高传输率达528MB/S具有即插即用的功能USB总线

通用串行总线，是专为鼠标、键