CU模型的组成及其数据通路

第3章CPU原理CPU的主要功能是执行存放在主存储器中的程序即机器指令。CPU是由控制器和运算器。学习目标：理解全加器的逻辑式和结构，并行加法器及所采用的进位链、多功能算术逻辑运算部件SN74181的功能。掌握初码定点加减运算、移位操作，理解浮点加减运算、十进制加法运算，掌握无符号整数一位乘法并了解其逻辑实现，掌握无符号整数一位除法，了解浮点乘除运算。学习目标：掌握模型机的基本组成、数据通路及数据传送，掌握微命令的基本形式。理解控制器的功能，掌握指令流程及组合逻辑控制器的工作原理。掌握微型程序控制的概念，了解微指令的编码方式和顺序控制方式，了解微指令的格式。§3.1

算术逻辑运算部件ALUALU是一种功能较强的组合逻辑电路，有时被称为多功能函数发生器。ALU的核心是加法器。ALU主要完成对二进制代码的定点算术运算和逻辑运算。§3.1.1加法单元全加器与半加器：

AnAn-1…Ai…A2A1A0BnBn-1…Bi…B2B1B0

+CnCn-1…Ci…C2C1C0全加器为考虑三个输入的加法单元，半加器为考虑两个输入的加法单元。

全加和Σi+向高位的进位Ci低位送进来的进位Ci输入量输出量用半加器构成全加器（1）半加求和可用异或门实现：半加和=AiOBi（半加器的逻辑式）半加器又称为异或门（2）全加器=两个半加，其逻辑式：

Σi=AiOBiOCiCi+1=AiBi+(AiOBi)Ci

因逻辑门电路均存在延迟时间，全加器电路是一个延迟部件，其特性将影响全加器的速度。+++++§3.1.2并行加法器与进位链结构并行加法器：是用n位全加器实现两个n位操作数各位同时相加，其中的全加器的位数与操作数的位数相同。并行加法器的最长时间是由进位信号的传递时间决定的，而每位全加器本身的求和延迟是次要的因素。所以，加快进位的产生和传递是提高其速度的关键。进位链：并行加器中传递进位信号的逻辑线路，称为~1.基本进位公式：Ci+1=AiBi+(AiOBi)Ci2.并行加法器的串行进位：（1）串行进位的并行加法器是将n个全加器串接起来，就可进行两个n个位数相加。（2）串行进位方式：是指相加的进位逐级形成的，每一级的进位直接依赖于前一级的进位。称为~（行波进位）+Gi为进位产生函数Pi为进位传递函数（3）串行进位的延迟时间较长。（4）串行进位的逻辑表达式：见教材P61。3.并行进位（先行进位，同时进位）（1）定义：同时形成各级进位信号的方法，称为~。（2）采用并行进位的加法器的运算速度较快，但是以增加硬件逻辑线路为代价的。§3.1.3ALU举例1.SN74181外特性2.SN74181内部结构3.SN74181功能表4.用SN74181构成多位的ALU§3.2运算方法定点加减运运算1.原码加减运运算：原码的加减减法较复杂杂，很少使使用，其原原因：（1）原码的加加减运算，，因计算机机的实际操操作取决于于指令中的的操作码和和两个操作作数的符号号；（2）运算结果果的符号判判断也较复复杂。2.补码加减运运算：（1）补码加法法运算：[X]补+[Y]补=[X+Y]补两个相加的的数无论正正负，只要要是以补码码的形式表表示的，则则可按二进进制规则相相加。（2）补码的减减法运算：：[X-Y]补=[X+（-Y）]补=[X]补+[-Y]补符号位作为为数的一部部分直接参参与运算。。为[Y]补的机器负数数由[Y]补求[-Y]补（机器负数数）的方法法定点小数：：[-Y]补=[Y]补+2-n例：[Y]补=0.01011[-Y]补=1.10100+0.00001=1.10101定点整数：：[-Y]补=[Y]补+1例：[Y]补=1001011[-Y]补=0110100+1=0110101(3)补码的运算算规则：参加运算的的操作数和和运算结果果均用补码码表示；符号位作为为数的一部部分直接参参与运算；；若指令操作作码为加，，则两个数数按二进制制规则相加加；若指令操作作码为减，，则被减数数+减数的机器器负数。机器负数的的求法见上上张幻灯片片。3.溢出判别溢出：指计计算机的运运算结果超超出其所能能表示的范范围，而发发生错误。。溢出的分类类：正溢出：运算结果为为正且大于于所能表示示的最大正正数。负溢出：运算结果为为负且大于于所能表示示的最小正正数（绝对对值最大的的负数）。。溢出判断的的方法：（1）采用一个个符号位判判断：即：当两个个同号数相相加，若所所得结果与与两数符号号不同，则则表示溢出出。（2）采用最高高有效位的的进位判断断：即：两正数数相加，最最高有效位位有进位，，符号位无无进位，表表明运算结结果溢出；；两负数相加加，最高有有效位无进进位，符号号位有进位位，表明运运算结果溢溢出；以下各判断断逻辑式见见教材P66-67）（3）采用变形形补码将符号位扩扩充为两位位，称为变变形码。采用变形祉祉码表示的的运算结果果，可根据据两个符号号位是否一一致来判断断是否溢出出。双符号位的的含义：00——结果为正，，无溢出；；01——结果为正溢溢出；10——结果为负溢溢出；11——结果为负，，无溢出。。CPU内设的一个个状态寄存存器，其中中的溢出位位V是用来记录录溢出是否否发生。移位移位操作的的分类：按性质分：：逻辑~、循环~、算术~按被移位数数据长度分分：字节、、半字节、、多倍字节节按每次移位位的位数分分：移1位、移n位（n≤被移位数据据长度）1.逻辑移位：：定义：将一组组无数值意义义的二进制代代码进行移位位。移位规则：左左移时低位补补0,右补移时高位位补0。2.循环移位：定义：在闭合合移位环路中中，在被子移移位数据的最最高位与最低低位之间有移移位通路。移位规则：循环左移时最最高位移到最最低位，其余余各位依次左左移；循环右移时最最低位移到最最高位，其余余各位依次右右移；3.算术移位：定义：带符号号数的移位，，移位后数的的符号不变而而数值变化。。移位规则：（1）原码移位规规则（2）补码右移规规则见见教教材P68页（3）补码左移规规则浮点加减运算算运算规则及硬硬件实现（1）对阶操作（2）实现尾数的的加（减）运运算（3）结果规格化化和判断溢出出左规右规（4）余入操作十进制加减运运算1.进制转换2.直接进行十进进制运算：采用BCD码表示，运算算由BCD码运算指令完完成。两种方法：见见教材P71页。3.BCD码的加法运算算“加六校正””定点乘除运算算乘除法运算是是计算机的基基本运算之一一。因乘除法法运算需要要更多的硬件件支持，并不不是所有的计计算机都配置置这种硬件，，但是所有的的计算机都能能做乘除法运运算。实现乘除法运运算大致有三三种方案。本节只讨论无无符号整数一一位乘法和除除法。实现乘除法运运算大致有三三种方案：（1）采用软件实实现乘除法运运算。即用原有的运运算器设备，，运用基本运运算指令编制制实现乘除法法运算的子程程序。这种方方法适用于小小型机、微型型机。（2）在原有运算算器基础上增增加一些硬件件设备来实现现乘、除法操操作。（3）设置专用的的乘除法器。。使设备处理理设备专用化化，目的是加加快运算速度度。一般适用用于大、中型型计算机。1.无符号整数一一位乘法1101被乘数B×1011乘数C110111010000+110110001111乘积1101×101100001101B共4次右移0001101B共3次右移00000B共2次右移+01101B共1次右移10001111乘积实现无符号整整数一位乘法法规则：将n位乘转换为n次“累加与移移位”，即每每一步只求一一位乘数所对对应的新部分分积，并与原原部分积作一一次累加，然然后右移一位位。流程图：见教教材P73页，图3-8B—存放被乘数、、C—存放乘数、A—初值为0，存放部分积积，最后存放放乘积高位。。用A和C寄存器联合右移以存放逐次增增加的部分积积，并且使每每次操作依据据的乘数位始始终在C的最低位。乘乘法完成时，，A、C存放的是最后后乘积，其中中C的内容是乘积积的低位部分分。硬件逻辑原理理图：图3-9例：P73，图3-8（无符号整数数一位乘算法法流程框图））n位被除数—Bn位乘数—C，0—AC0=1？结束束开始始A，C右移一位A+0—AA+B—AC0=1？NYNY例3-11：1101×1011的运算过程：：B1101（被乘数）Ca0A0000C1011（乘数）00000C0=1+B1101101101101001101101C0=1+B110110011010011110C0=0+0000001001001001111C0=1+B110110001010001111初始状态第一节拍第二节拍第三节拍第四节拍乘积2.无符号整数一一位除法由手算法可知知：决定商是是“1”还是“0”，根据部分被被除数或余数数减去除数是是否够减。计算机是实现现除法运算，，就是要解决决如何判断够够减与否的问问题。方法如如下：用逻辑线路进进行比较判别别恢复余数法——（改进）不恢恢复余数法或或加减交替法法。（见教材材P75页）恢复余数法：：将被除数或余余数减去除数数，若所得余余数符号位为为0（即正）表明明够减，上商商1；若余数符号号位为1（即负）表明明不够减，上上商0加上除数（即即恢复余数法法）即：先做减法法，若余数为为正，上商1；若余数为负负，上商0，必须恢复原原来的余数（（加上除数））。不恢复余数法法（加减交替替法）：此法的特点是是在运算过程程中如出现不不够减，则不不必恢复余数数，可根据符符号，继续向向下运算。这这样运算时步步数固定，控控制简单。规则：当余数为正时时，商为1，余数左移一一位，减除数数；当余数为负时时，商为0，余数左移一一位，加除数数无符号整数不不恢复余数除除法流程图：：见教材P75页，图3-11运算初始时，，除数—B，被除数—A和C（其中A—高位、C—低位）除法完成后商商放在C寄存器中，余余数放在A寄存器中。A寄存的最高位位作为运算中中的符号位，，用于指示余余数的正负。。注意：例3-12中第一步A-B=[A]原-[B]原=[A]初-[B]初=[A]初+[-B]初B的机器负数：：[-B]初=[B]初+1B求反浮点乘除运算算1.浮点乘法运算算阶码相加并判判断溢出尾数相乘规格化处理2.浮点除法运算算预置尾数调整求阶差尾数相除§3.3CPU模型的组成及及其数据通路路CPU的组成：控制器：完成成取指令、分分析指令、执执行指令的操操作。运算部件：实实现指令所指指定的各种算算术逻辑运算算操作。各种寄存器：：用于存放指指令、指令地地址、操作数数及运算结果果。CPU内部数据通路路：用以连接接CPU内部各部件，，为信息提供供通路。DALUZBACR0R1R2R3MARMDRIRPCPSWSP地址总线数据总线控制总线主存MI/O接口I/O设备EMAREMDRSMDRALU总线RDWR基本组成1.寄存器：存放控制信息息的寄存器，，如指令寄存存器、程序计计数器和程序序状态字寄存存器。存放所处理的的数据的寄存存器，如通用用寄存器和暂暂存器。寄存器的种类类：（1）通用寄存器器：4个：R0、R1、R2、R3一组可编程访访问、具有多多种功能的寄寄存器。指令系统为其其分配编号，，即寄存器地地址。其本身在逻辑辑上只有接收收信息、存储储信息和发送送信息的功能能，但通过编编程与运算部部件的配合可可实现多种功功能。（2）暂存器：3个：C、D、ZC用来暂存从主主存储器读出出的数据D设置在ALU的输入端，用用来存放一个个操作数，还还可暂存从主主存储器读出出的数据，并并设有左移和和右移的功能能。Z设置在ALU的输出端，用用来存放运算算结果。指令系统中没没有为其分配配编号，故不不能编址访问问。（3）指令寄存器器IR：指令寄存器IR——用来存放当前前正在执行的的一条指令。。IR的输出是控制制器产生控制制信号的主要要逻辑依据。。（4）程序计数器器PC：程序计数器又又称为指令计计数器或指令令指针IP。作用是提供指指令的地址。。具有加1计数功能，并并可编程访问问。（5）程序状态字字寄存器PS：程序状态字寄寄存器又称为为标志寄存器器。作用：用来存存放现行程序序的运行状态态和工作方式式，其内容称称为程序状态态字PSW。PSW是参与控制程程序执行的重重要依据。（6）堆栈指针SP：SP用来指示堆栈栈栈顶的位置置，其内容是是栈顶单元的的地址。SP也是可编程访访问的寄存。。（7）与主存接口口的寄存器MAR、MDR：地址寄存器MAR用来存放CPU访问主存或I/O接口的地址。。MAR连接地址总线线的输出门是是三态门。数据寄存MDR用来存放CPU与主存或I/O接口之间传送送的数据。CPU对主存的控制制信号有两个个：读信号RD—控制对主存的的读操作写信号WR—控制对主存的的写操作2.运算部件：控制ALU运算的控制信信号有：ADDSUBANDORXOR加+减--与或异COMNEGA+1A--1B±1求负求反A加1A减1B加（减）13.总线与数据通通路结构：（1）ALU总线CPU内部采用单总总线结构，即即设置一组由由16根双向数据传传送组成的ALU总线（CPU内总线），ALU和所有的寄存存器通过这组组公共总线连连接起来。在单总线结构构中，CPU的任何两个部部件间的数据据传送都必须须通过这组总总线，控制较较简单，但传传送速度受到到限制。（2）系系统统总总线线：：16根地地址址总总线线、、16根数数据据总总线线，，以以及及控控制制总总线线。。CPU主存存接口口接口口I/O设备备I/O设备备常见见计计算算机机硬硬件件系系统统结结构构总线线地址址总总线线数据据总总线线控制制总总线线CPU通过过MAR向地地址址总总线线提提供供访访问问主主存存单单元元或或I/O接口口的的地地址址CPU通过过MDR向数数据据总总线线发发送送或或接接收收数数据据，，以以完完成成与与主主存存单单元元或或I/O接口口之之间间的的数数据据传传送送。。CPU通过过控控制制总总线线向向主主存存或或I/O设备备发发出出（（或或接接收收））有有关关控控制制信信号号。。4.控制制器器及及微微命命令令的的基基本本形形式式：：（1）微微命命令令的的基基本本形形式式微操操作作命命令令：：是是最最基基本本的的控控制制信信号号，，是是指指直直接接作作用用于于部部件件或或控控制制门门电电路路的的控控制制信信号号，，简简称称微微命命令令。。微命命令令的的两两种种形形式式：：①电电位位型型微微命命令令：：见见教教材材P81页②脉脉冲冲型型微微命命令令：：各各寄寄存存器器均均采采用用同同步步打打入入脉脉冲冲将将ALU总线线上上的的数数据据打打入入其其中中。。其种种类类有有：：CPR0，CPR1，CPPC，CPIR，CPSP，CPMAR，CPMDR等…..…………………………（2）控制器器控制器：：基本功功能就是是执行指指令，即即根据指指令产生生控制信信号序列列以命令令相应部部件分步步完成指指定的操操作。传统控制制器的主主要部件件包括：：指令寄寄存器IR、指令译译码器、、程序计计数器PC、状态字字寄存器器PSW、时序系系统和微微操作信信号发生生器。计算机的的组成框框图：输入设备备运算器输出设备备控制器存贮器控制信号号数据信号号数据程序结果输入命令令操作命令令存取数据据输出命令令存取命令令指令令CPU计算机的的基本工工作原理理——冯诺依曼曼原理数据传送送1.寄存器之之间的数数据传送送：直接接通过ALU总线传送送数据，，具体传传送由输输出门和和打入脉脉冲控制制。2.主存数据据传送到到CPU：通过系系统总线线传送数数据。3.CPU数据传送送到主存存4.执行算术术或逻辑辑操作见教材P82页2.主存数据据传送到到CPU例如从存存储器中中取指令令到指令令寄存器器IR（1）PCMAR；（2）MMDRIR；3.CPU数据传送送到主存存例如要写写入主存存的数据据在R2中，存储储单元地地址R1中，则写写一个数数据到存存储器可可通过以以下操作作序列实实现：（1）R1MAR（2）R2MDR（3）MDRM4.执行算术术或逻辑辑操作例如要执执行“把把寄存器器R1和R2的内容相相加，结结果送到到R3”（1）R1D（2）D+R2Z（3）ZR3§3.4时序控制制方式计算机中中的一条条指令的的执行过过程需要要分成读读取指令令、读取取操作数数、运算算、存放放结果等等步骤。。每一步步操作则则是由控控制器产产生相应应的一些些控制信信号实现现的，每每条指令令都可分分解为一一个控制制信号序序列。指令的执执行过程程就是依次次执行一一个确定定的控制制信号序序列的过过程。时序控制制方式就是指微微操作与与时序信信号之间间采取保保种关系系，它不不仅直接接决定时时序信号号的产生生，也影影响到控控制器及及其它部部件的组组成，以以及指令令的执行行速度。。指令执行行过程1.指令的分分段执行行过程（1）取指令令（2）分析指指令（3）执行指指令取操作数数执行操作作形成下条条指令地地址2.指令之间间的衔接接方式：：名称定义特点串行的顺序安排方式是指在一条指令执行完毕后才开始取下条指令这种方式控制简单，但在时间上不能充分利用部件。并行的重叠处理方式是在对现行指令系统运算操作时提前从主存取出下条指令，而不必等当前指令全部执行完。能有效提高设备利用率和运算速度，但若程序需要转移，预取下条指令失败。时序控制制方式时序控制制方式就是指微微操作与与时序信信号之间间采取保保种关系系，它不不仅直接接决定时时序信号号的产生生，也影影响到控控制器及及其它部部件的组组成，以以及指令令的执行行速度。。本节节介介绍绍:同步步控控制制方方式式同步步控控制制方方式式的的多多级级时时序序系系统统1.同步步控控制制方方式式：：定义义：：指指各各项项操操作作由由统统一一的的时时序序信信号号进进行行同同步步控控制制，，这这就就意意味味着着各各个个微微操操作作必必须须在在规规定定时时间间内内完完成成，，到到达达规规定定时时间间就就自自动动执执行行后后继继的的微微操操作作。。基本本特特征征：：是是将将操操作作时时间间分分为为若若干干长长度度相相同同的的时时钟钟周周期期（（也也称称节节拍拍）），，要要求求在在一一个个或或几几个个时时钟钟周周期期内内完完成成各各个个微微操操作作。。采用用范范围围：：CPU内部部、、CPU、主主存存、、各各I/O接口口之之间间.优点点：：时序序关关系系简简单单、、结结构构上上易易于于集集中中，，相相应应的的设设计计和和实实现现较较方方便便。。缺点点：：对时时间间少少的的微微操操作作，，存存在在时时间间上上的的浪浪费费2.同步步控控制制方方式式的的多多级级时时序序系系统统：：在CPU中为为实实现现同同步步控控制制，，必必须须设设置置一一时时序序系系统统，，以以产产生生统统一一的的时时序序信信号号对对各各种种操操作作进进行行定定时时控控制制。。（1）多多时时序序概概念念：：指在在同同步步控控制制方方式式中中，，通通常常将将时时序序信信号号划划分分几几级级（（其其中中包包括括指指令令周周期期）），，称称为为多多级级时时序序。。在组组合合逻逻辑辑控控制制器器中中，，是是依依靠靠不不同同的的时时间间标标志志使使CPU分步步执执行行指指令令，，其其时时序序信信号号常常划划分分为为3级：：机机器器周周期期、、节节拍拍、、时时钟钟脉脉冲冲。。在微微程程序序控控制制器器中中，，一一条条指指令令对对应应一一段段微微程程序序（（微微指指令令序序列列）），，其其时时序序信信号号划划分分为为2级：：节节拍拍、、时时钟钟脉脉冲冲。。CPU每出出并并执执行行一一条条指指令令,都要要完完成成一一系系列列的的操操作作,这一一系系列列操操作作所所需需要要的的时时间间通通常常叫叫做做一一个个指指令令周周期期。。简简单单地地说说，，指指令令周周期期是是取取出出并并执执行行一一条条指指令令的的时时间间。。开始始取指指令令分析析指指令令执行行指指令令取指指令令———执行行指指令令序序列列时序序信信号号划划分分为为3级：：机器器周周期期：：在组组合合逻逻辑辑控控制制器器中中，，通通常常将将指指令令周周期期划划分分为为几几个个不不同同的的阶阶段段，，每每个个阶阶段段所所需需的的时时间间，，称称为为机机器器周周期期，，又又称称为为CPU工作作周周期期或或基基本本周周期期。。节拍拍（（时时钟钟周周期期））：：将一一个个机机器器周周期期划划分分若若干干相相等等的的时时间间段段，，其其间间仅仅完完成成一一步步基基本本操操作作，，这这个个时时间间段段用用一一个个电电平平信信号号宽宽度度对对应应，，称称为为~。节拍拍长长度度由由CPU内部部的的操操作作的的需需要要在时时序序系系统统中中设设置置节节拍拍发发生生器器，，用用以以产产生生节节拍拍信信号号。。时钟钟脉脉冲冲：：时时序序系系统统的的基基本本定定时时信信号号。。（2）多多级级时时序序信信号号之之间间的的关关系系：：见教材P86页，图3-14三级时序信号号之间的关系系。（3）时序系统的的组成：见教材P87页，图3-15时序系统框图图。§3.5指令的执行与与组合逻辑控控制器按产生控制信信号的方式不不同控制器可可分：组合逻逻辑控制器和和微程序控制制器。组合逻辑控制制器：是指产生控制制信号即微命命令的部件，，是用组合逻逻辑线路来实实现。微程序控制器器：即将机器指令令的操作（从从取指令到执执行）分解为为若干个更基基本的微操作作序列，并将将有关的控制制信息（微命命令）以微码码形式编成微微指令，输入入控制存储器器中。它是早期设计计计算机的一一种方法，这这种方法是是把控制部件件看作为产生生专门固定时时序控制信号号的逻辑电路路，而逻辑电电路以使用最最少元件和取取得最高操作作速度为设计计目标。一旦旦控制部件构构后，除非重重新设计和物物理上对它重重新接线，否否则要想增加加新的控制功功能是不可能能的。模型机的指令令系统1.指令格式：（1）双操作数指指令（2）单操作数指指令（3）转移指令可编程寄存器器7个，编号如下下：通用寄存器R0~R3000~011堆栈指针SP100程序状态字PSW101程序计数器PC111（留有一种编编码未用，可可扩展110）2.寻址方式采用定字长指指令格式，指指令字长16位，操作数字字长16位。（1）立即数寻址址，操作数紧紧跟着指令，，即在指令代代码之中；（2）操作数在寄寄存器中，即即寄存寻址方方式（3）操作数在主主存中，相应应的寻址方式式有：直接寻址方式式，地址紧跟跟指令给出；；寄存器间址方方式，地址在在寄存器中；；自增型寄存器器间址方式；；自减型寄存器器间址方式：：变址方式。教材P89页介绍了模型型机寻址方式式简表（表3-3）3.操作类型：（1）传送指令MOV——传送，操作码码0000MOV指令可用预置置寄存器或存存储单元内容容，还可用进进行I/O操作，不再专专门设置显示示I/O指令。（2）双操作数算算逻指令：ADD——加，操作码0001（带进位）SUB——减，操作码0010（带进位）AND——逻辑与，操作作码0011OR——逻辑或，操作作码0100EOQ——异或，操作码码0101（3）单操作数算算逻指令COM——求反，操作码码0110NEG——求补，操作码码0111INC——加1，操作码1000DEC——减1，操作码1001SL——异或，操作码码0101SR——右移，操作码码1011（4）程序控制类类指令转移指令JMP，操作码1100返回指令RST，操作码1100转子指令JSR，操作码1101模型机的时序序系统时序信号划分分为3级：工作周期：在在组合逻辑控控制器中，通通常将指令周周期划分为几几个不同的阶阶段，每个阶阶段所需的时时间，称为机机器周期，又又称为CPU工作周期或基基本周期或机机器周期。节拍（时钟周周期）：将一一个机器周期期划分若干相相等的时间段段，其间仅完完成一步基本本操作，这个个时间段用一一个电平信号号宽度对应，，称为~。工作脉冲（时时钟脉冲）：：时序系统的的基本定时信信号。1.工作周期划分分：模型机设置了了6种工作周期，，分别利用6个周期状态触触发器来表示示它们的状态态。任一时刻刻只允许一个个触发器为1，表明CPU现在所处的工工作周期状态态，为该阶段段的工作提供供时间标志与与依据。6种工作周期：：取指周期FT、源周期ST、目的周期DT、执行周期ET、中断响应周期期IT、DMA传送周期DMAT（1）取指周期FT：完成取指所需需的操作，与与指令操作码码无关的公共共性操作，但但FT结束后将转向向哪个工作周周期，与FT中取出的指令令类型有关。。（2）源周期ST：在ST中将依据指令令寄存器IR的源地址字段段信息进行操操作，形式源源地址，读取取源操作数。。（3）目的周期DT：依据指令寄存存器IR的目的地址字字段信息进行行操作。（4）执行周期ET：依据IR中的操作码执执行相应操作作。（5）中断响应周期期IT：在IT中将直接依靠靠硬件进行关关中断、保存存断点、转服服务入口等操操作。中断方式：见见教材P92页（6）DMA传送周期DMAT：在DMAT中，CPU交出系统总线线的控制权，，改由DMA控制器控制系系统总线，实实现主存与设设之间的数据据直接传送。。DMA即直接接访存存方式式，其其基本本思想想是在在主存存储器器和I/O设备之之间建建立直直接的的数据据传送送通路路。DMA请求的的优先先级高高于中中断请请求。。2.节拍（（时钟钟周期期）：：节拍宽宽度为为最长长微操操作所所需的的时间间，即即访问问主存存操作作所需需的时时间。。在时序序系统统中设设置节节拍发发生器器，用用以产产生节节拍信信号。。节拍拍发生生器由由计数数器T与节拍拍译码码器组组成。。3.工作脉脉冲：：工作脉脉冲：：时序序系统统的基基本定定时信信号。。模型机机在每每个节节拍的的未尾尾发出出一个个工作作脉冲冲P，作为为各种种同步步脉冲冲的来来源。。指令流流程1.取指周周期FT：（1）进入入FT的条件件初始化化置入入FT：程序计计数器器PC置0（为开开机后后的第第一条条指令令地址址）同时将将取指指周状状态触触发器器FT置1开放时时钟，，开始始执行行取指指操作作。程序运运行过过程中中，同同步打打入FT进入FT，D置1产生同同步脉脉冲CPFT将1打入FT结束FT，D置0产生同同步脉脉冲CPFT将0打入FTS总清QCDFTFT1--FTRCPFT图3—19取指周周期状状态触触发器器有3种情况况可采采用同同步方方式进进入新新的取取指周周期：：当一条条指令令系统统完毕毕，即即在执执行周周期FT中，如如果不不响应应DMA请求与与中断断请求求，程程序正正常执执行，，接着着就转转入新新的FT，开始始执行行下一一条指指令。。在中断断周期期IT这一过过渡阶阶段操操作结结束后后，就就应转转入中中断服服务程程序，，即进进入FT。在DMA周期完完成一一次DMA传送后后，如如果没没有新新的DMA请求，，也没没有中中断请请求，，则恢恢复执执行被被暂停停的程程序，，也应应进入入FT。（2）取指指流程程：（取指指流程程图））FT0FT1在FT0中先指指令地地址由由PC送入MAR。在FT1中从主主存M读出指指令代代码到到MDR再送到到指令令寄存存器IR中，因因PC的计数数功能能，所所以可可同时时修改改程序序计数数器PC内容，，让PC+1，则修修改后后的PC指向紧紧跟现现行指指令的的下一一单元元。PC———MARM———MDA———IR，PC+1———PC（3）微操操作时时间差差实现取取指流流程的的每步步基本本操作作与转转入下下一步步操作作所需需的微微命令令（包包括控控制电电位和和脉冲冲）在FT0中要完完成PC——MAR操作，，则应应发控控制信信号PCOUT和CPMAR，由它它们控控制将将PC的内容容送ALU总线打打入MAR中，控控制信信号T+1，CPT控制转转入下下一个个节拍拍FT1。在FT1中要完完成M—MDR———IR与PC+1——PC操作。。控制制信号号EMAR、RD、SMDR控制从从主存存中读读一个个字（（指令令）置置入MDR，由MDROUT、CPIR将MDR将内容容打入入IR中。控控制信信号PC+1，CPPC将PC内容加加1计数。。2.MOV指令MOV指令流流程图图包含含了各各种寻寻址方方式的的组合合，流流程分分支的的逻辑辑依据据就是是指令令的寻寻址方方式字字段代代码。。（1）取指周周期FT：完成取取指所所需的的操作作，与与指令令操作作码无无关的的公共共性操操作，，但FT结束后后将转转向哪哪个工工作周周期，，与FT中取出出的指指令类类型有有关。。FT0PC———MARFT1M———MDA———IR，PC+1———PCMOV指令取指指RiC（1）取指周周期FT：（2）源周期期ST：从主存存中读读取源源操作作数，，将依依据指指令寄寄存器器IR的源地地址字字段信信息进进行操操作，，形式式源地地址，，读取取源操操作数数。（3）目的周周期DT：从主存存中读读取目目的地地址或或目的的操作作数，，将依依据指指令寄寄存器器IR的目的的地址址字段段信息息进行行操作作。（4）执行周周期ET：依据IR中的