第十二章 电工电子课件

第12章

触发器与时序逻辑电路【学习目标】1）掌握触发器的特点；2）掌握常用触发器的逻辑功能及其表示方法；3）掌握时序电路的概念、电路构成与组合电路的区别、分类。【能力目标】1）常用的时序逻辑电路集成部件的应用能力；2）查阅手册合理选用大、中、小规模数字集成电路组件的能力。12.1

集成触发器

将能够存储1位二进制信息的逻辑电路称为触发器。触发器按结构分为基本触发器，同步触发器，主从触发器和边沿触发器；按逻辑功能分为RS触发器，JK触发器，D触发器，T触发器和Tˊ触发器。

1.触发器

(1)RS基本触发器

1）电路组成【基本RS触发器电路及逻辑符号】如图所示。

a）电路组成

b）逻辑符号

2）逻辑功能分析

当Q=1，时，触发器处于“1”状态；当Q=0

，时，触发器处于“0”状态。若Q表示触发器现在的状态称为“现态”，Qn+1则表示现态的下一个状态称为“次态”。在输入信号作用下触发器可进行状态翻转。1）当、时，无论触发器的现态Qn为何值，次态都为0，即Qn+1=0，称为触发器置0。电路的交叉反馈结构使触发器具有稳定的“0”状态。2）当、时，无论触发器的现态Qn为何值，次态都为1，即Qn+1=1，称为触发器置1。电路的交叉反馈结构使电路具有稳定的“1”状态。3）当、时，电路保持原来状态不变，即:Qn+1=Qn

。4）当、时，两个与非门的输入端均为有效信号，迫使两个输出端的状态都为1，这就破坏了两个输出端的互补关系；当输入信号消失时，两个与非门的输入端均为“1”，两个与非门均有变“0”的趋势，致使触发器的最终输出状态无法确定。所以这种输入状态不允许出现。【基本RS触发器的真值表】如下表。

Qn+1功能00不定不允许010置0101置111Qn保持不变

【基本RS触发器波形图】如图所示。

基本RS触发器波形图

(2)同步RS触发器

受CP控制的触发器称为同步触发器也称可控触发器。同步触发器状态的变化不仅取决于输入信号的变化，还取决于时钟脉冲信号CP的作用。

1）电路组成如图所示。a）电路组成

b）逻辑符号

2）逻辑功能分析输入信号R、S分别送入G3、G4门，受到脉冲信号CP的控制。当CP=0时：G3、G4

门被封锁，无论R、S端信号如何变化，其输出均为1，基本RS触发器保持状态不变，即触发器保持原态。当CP=1时：G3、G4

门解除封锁，触发器接收输入信号R、S

，并按R、S电平变化决定触发器的输出。【同步RS触发器的真值表】如表所示。CPRSQn+1功能0××Qn保持100Qn保持1011置11100置0111不定不允许

【同步RS触发器的波形图】

同步RS触发器的波形图

2.JK触发器（1）主从JK型触发器

1）电路组成a）电路组成b）逻辑符号

3）逻辑功能

JK触发器功能齐全，它具有置0，置1，保持和翻转种功能，见表:

CPJKQnQn+1功能0×××QnQn+1=Qn保持1000100101Qn+1=Qn+1保持1010101100

Qn+1=0置01100110111

Qn+1=1置11110111110翻转

2）工作原理为高电平时主触发器接收J、K信号（要求高电平期间J、K的状态保持不变）并暂存，下降沿到来时触发器状态翻转（主触发器与从触发器状态一致）。CP为低电平时，主触发器封锁，J、K不起作用。(2)集成JK触发器以集成触发器74LS112为例。其引脚排列如图所示。a）外引脚排列图

b）逻辑符号【74LS112JK触发器真值表】见下表

功能01×××0直接置010×××1直接置11100↓保持1101↓0置01110↓1置11111↓翻转

3.D触发器

(1)维持D阻塞触发器（边沿触发）维持D阻塞触发器，它的输出状态仅仅取决于时钟脉冲边沿到达的瞬间，即边沿触发。如果触发器的状态发生在时钟脉冲的上升沿称上升沿触发；反之称为下降沿触发。

1）边沿D触发器的逻辑符号如图所示。

2）逻辑功能

CP脉冲有效时，若D=0，触发器的状态为0；若=1

，触发器的状态为1。即在CP脉冲有效时刻，触发器的状态由输入信号D确定。D触发器特性方程为:Qn+1=Da）上升沿触发

b）下降沿触发

(2)集成D触发器

74LS74是常用的双D触发器集成电路，内含两个D触发器，具有复位、置位端，上升沿触发，其外引脚排列图及逻辑符号如图所示。a）外引脚排列图

b）逻辑符号【74LS174D触发器真值表】见下表

功能01××0直接置010××1直接置1110↑0置0111↑1置100×××不定态12.2

计数器

计数器是用来统计输入脉冲CP个数的电路，是典型的时序逻辑电路。计数器的种类：按计数进制可分为二进制计数器和非二进制计数器；按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器；按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器等。计数器在控制、分频、测量等电路中应用非常广泛，所以集成计数器电路型号很多。常用的集成芯片有74LS161、74LS90、74LS160等。1.74LS161的管脚功能及正确使用

74LS161集成计数器是一个16脚的芯片，上升沿触发。具有异步清零、同步预置数、进位输出等功能，管脚排列图如图所示。74LS161管脚排列图74LS161功能真值表清

零预

置使

能时

钟预置数据输入输

出工作模式PTCPDCBAQDQCQBQA0××××0000异步清零10×↑d3d2d1d0d3d2d1d0同步预置数1101××保持数据保持11×0××保持数据保持1111↑×计数加法计数2.构成任意进制的计数器

用集成74LS161芯片可构成任意进制的计数器。下图所示为构成任意进制时的两种连接方法。a）反馈清零法连接图

b）反馈预置法连接图

1)反馈清零法所谓反馈清零法，就是利用芯片的复位端和门电路，跳跃M-N个状态，从而获得N进制计数器。

2)反馈预置数法要构成进制计数器，应将（预置数M+N﹣1）所对应二进制代码中的“1”取出送入与非门的输入端，与非门的输出接74LS161的端。而预置数接至DCBA端。12.3

寄存器

寄存器是计算机的重要部件，用来存放数码、运算结果或指令。寄存器包括数码寄存器和移位寄存器两大类。

1.数码寄存器数码寄存器又称数据缓冲器或数据锁存器，用来接收、存储和输出数据。主要由触发器和控制门电路组成。下图是由4个D触发器组成的寄存器，它能接收、存放4位二进制代码。【数码寄存器】4位数码寄存器

数码寄存器的常用芯片有四位双稳锁存器74LS77、八位双稳锁存器74LS100、六位寄存器74LS174等。下图所示是的管脚图，芯片内有六个触发器，共用一个时钟脉冲CP，上升沿触发，为异步清零端，低电平有效。74LS174管脚图

2.移位寄存器

移位寄存器是计算机和各种数字系统的重要部件。移位寄存器不但具备数码寄存器所有功能，还具有移位功能，即在CP脉冲作用下，实现寄存器中的数码向左或向右或双向移位的功能。移位寄存器主要用于二进制的乘、除法运算，用来传送、存储中间数据。下面是4位右移移位寄存器。4位右移移位寄存器

74LS194是典型的四位双向移位寄存器，其管脚图如图所示。其中

是异步清零端；S1、S0为控制端；为DL左移数据输入端，DR为右移数据输入端；A、B、C、D为并行数据输入端；QA～QD为并行数据输出端；CP为移位时钟脉冲。a）外引脚排列图

b）逻辑符号74LS194四位双向移位寄存器74LS194双向移位寄存器功能表

S1

S0

CP功能0×××清零100×静态保持100↑动态保持101↑右移位移110↑左移位移111↑并行输入12.4

集成555定时器

定时器是中规模集成时间基准电路，可以方便地构成各种脉冲电路。

1.555定时器的电路结构

555定时器主要由分压器，电压比较器C1、C2和基本RS触发器以及放电三极管VT等几部分组成。下图所示是TTL单定时器5G555的逻辑图和外引线端子图以及双定时器5G556的外引线端子图。a）555定时器的逻辑电路图

b）5G555和5G556外引线端子图

555定时器2.555定时器的逻辑功能

当复位端

为低电平时，使555定时器强制复位，输出Q=0；当

端为高电平时，Q输出状态取决于阈值端TH和触发端

的状态。

当

时，电压比较器输出uc1=0，uc2=1，基本RS触发器被置0，三极管VT导通，输出。

当

时，电压比较器的输出uc1=1，uc2=1

，基本RS触发器实现保持功能。

当

时，电压比较器的输出uc1=1，uc2=0，基本RS触发器被置1，三极管VT截止，输出Q=1。输

入输

出××00导通10导通1保持不变保持不变11截止555定时器的逻辑功能表

3.集成555定时器的应用

(1)555定时器构成的单稳态触发器

555定时器构成的单稳态触发器如图所示，将555定时器的端作为电路输入端，利用电容C上的电压控制TH端，就构成了单稳态触发器。该电路是用输入脉冲的下降沿触发的。a）电路