第02章 逻辑门电路 北邮课件

数字电路与逻辑设计

北京邮电大学信息与通信工程学院

孙文生第2章逻辑门电路邮箱：swsmail@163.com孙文生历史回顾

1956年，肖克利、巴丁、布拉坦获得诺贝尔物理学奖，以表彰他们在半导体和晶体管研究领域的贡献。

晶体管的发明是20世纪中叶科学技术领域划时代的一件大事，它的诞生使电子学发生了根本性变革。1962年，TTL集成逻辑电路诞生。

1971年，Intel公司推出第一款NMOS四位微处理器Intel4004，主频108kHz，支持8位指令集及12位地址集。

1947年，美国贝尔实验室发明了半导体点接触式晶体管，从而开创了人类的硅文明时代。随着半导体工艺的进步，CMOS集成电路逐渐称为主流。2.1数字集成电路的特点和分类

数字集成电路的特点将元件和连线制作在一块半导体基片上.体积小、可靠性高、功耗低.集成度高，功能、系统的集成.模拟和数字集成电路TTL和MOS集成电路通用、专用集成电路2.1数字集成电路的特点和分类数字集成电路的发展:小规模集成电路:1020门中规模集成电路:20100门大规模集成电路:1001000门超大规模集成电路:1000门以上

标准SSI/MSI具有批量大、价格便宜等特点，是传统数字系统设计中的主要逻辑器件。缺点是密度低，数字系统硬件规模大，印刷线路板走线复杂，焊点多，系统可靠性差、功耗大、时延大。

微处理器和单片机等逻辑器件较好地弥补了标准器件的缺陷，但工作速度不够高，通常需要外围电路配合才可以工作。四核处理器集成10亿只晶体管2.1数字集成电路的特点和分类

数字集成电路的分类通用集成电路:如RAM、DRAM专用集成电路(ASIC)

为满足特定功能需求而制造的专用芯片。集成度高、可靠性高、工作速度快、功耗低，可实现设计加密。可编程逻辑器件PLD:器件内部集成大量功能独立的单元和可配置的连线，用户可以借助开发工具对器件进行编程。全定制电路:由半导体器件生产厂家设计、制造。半定制电路:由厂家预先做好的单元电路组成,

用户可二次编程,有一定通用性。2.2晶体管的开关特性

二极管的开关特性双极型晶体管的开关特性2.2.1二极管的开关特性

一直流等效电路

在大信号情况下，二极管的伏安特性曲线呈强非线性，即单向导电性。因此，可用两段折线近似表示伏安特性曲线，二极管可视为理想单向导电开关。二极管二极管特性折线化二极管开关模型2.2.1二极管的开关特性二开关特性反向恢复时间：

tR=ts

+tf其中：

ts

存储时间

tf

下降时间电荷存储效应D2.2.2双极型晶体管的开关特性四种工作状态工作状态发射结集电结放大正偏反偏饱和正偏正偏截止反偏反偏反向反偏正偏在放大状态：2.2.2双极型晶体管的开关特性饱和深度临界饱和状态：在深度饱和情况下：饱和深度：晶体管反相器2.2.2双极型晶体管的开关特性晶体管反相器开关时间延迟时间td上升时间tr存储时间

ts下降时间tf2.2.2双极型晶体管的开关特性肖特基晶体管：抗饱和晶体管抗饱和晶体管原理肖特基晶体管符号

在晶体管的集电结上并联一个肖特基势垒二极管，以降低晶体管的饱和深度。肖特基二极管由金属和半导体接触形成，正向压降0.30.4伏，没有电荷存储效应。2.3二极管逻辑门输出：高电平5V

低电平0.7V利用二极管的开关特性，可构成二极管与门电路和或门电路。二极管与门电路输入：高电平5V

低电平0VABFLLLLHLHLLHHH二极管与门输入和输出电平关系二极管与门真值表ABF000010100111F=AB2.3二极管逻辑门二极管或门电路输入：高电平5V

低电平0V输出：高电平4.3V

低电平0VABFLLLLHHHLHHHH二极管或门输入和输出电平关系二极管或门真值表ABF000011101111F=A+B2.3二极管逻辑门二极管电路的缺点1.输入/输出电平不一致.2.信号通过多级门电路时,会导致电平偏离.3.带负载能力低.F=ABC0.7V1.4V2.1V000V5V5V5V2.4晶体管反相器晶体管反相器反相器的工作原理输入为脉冲信号晶体管工作在开关状态电路实现逻辑非功能输入低电平0V时，

Vb=-0.92V

输出高电平12V输入高电平3V时，

Ib=0.82mA，Ibs0.4mA

输出低电平0.3V电路实现反相器的功能。2.4晶体管反相器晶体管反相器反相器的负载能力

负载就是反相器输出端所接的其它电路。灌电流负载(对反相器而言)晶体管输出低电平负载电流流入反相器灌电流降低了饱和深度拉电流负载晶体管输出高电平负载电流流出反相器拉电流降低了输出电平反相器带灌电流负载18Eq2.4晶体管反相器灌电流负载

(对反相器而言)当晶体管VT饱和时，输出低电平，灌电流IL流入集电极，集电极电流IC=IRc+IL其中：三极管的饱和深度随着IL的增加而减小，当VT退出饱和时，VO将不再保持低电平。灌电流负载能力是指三极管从饱和退到临界饱和时所允许灌入的最大负载电流ILMax。Ib>Ibs2.4晶体管反相器例如，输入高电平ViH＝3V时，基极电流Ib＝0.82mA，晶体管饱和。在临界饱和时，集电极电流:为保证VT饱和，集电极电流的最大值为24.6mA.反相器带灌电流负载由于RC越大，带灌电流负载的能力越强。18EqIC=IRc+IL2.4晶体管反相器反相器带拉电流负载当反相器输入低电平时，晶体管截止，输出高电平，负载电流IL从反相器流出，形成拉电流。流经电阻RC的电流分为两部分：一部分为流入钳位二极管的电流Ig，另一部分为流入负载的电流IL。拉电流负载

(对反相器而言)当负载电流IL增加时，Iq将减小。为保证输出高电平稳定，钳位二极管必须导通，极限情况为Ig＝0。EqEq2.4晶体管反相器反相器带拉电流负载流过负载RL的最大允许电流ILMax是Iq＝0时的负载电流，即：可见，RC越小，带拉电流负载的能力越强。可见，RC越大，带灌电流负载的能力越强。灌电流负载

2.5TTL集成逻辑门54系列：使用温度范围-55+12574系列：使用温度范围0+70早期的集成逻辑门采用的是二极管-三极管电路(DTL)，速度较低，以后发展成为晶体管-晶体管电路(TTL)。TTL系列分为标准系列和肖特基系列，目前广泛使用的是肖特基系列。肖特基TTL：简称STTL低功耗肖特基TTL：简称LSTTL74LS002.5.1TTL与非门的电路结构和工作原理输入有一个为低电平输出高电平输入全部为高电平输出低电平实现与非逻辑功能逻辑电平：高电平3.6V

低电平0.3V74H系列TTL与非门电路电路结构YABCF2.5.1TTL与非门的电路结构和工作原理提高工作速度的措施输入级采用多发射极晶体管某输入高低缩短T2、T5存储时间输出级采用同类管推挽输出电路CL充放电快改善边沿特性74H系列TTL与非门电路工作特点逻辑电平：高电平3.6V

低电平0.3V2.5.2TTL与非门的特性参数电压传输特性AB段：vI<0.7V，T1深度饱和，使T2和T5截止，T3、T4

导通，输出高电平。BC段：0.7VvI<1.3V，T1仍处于饱和状态，T2开始导通，T5尚未导通，T2处于放大状态，其集电极电压随输入电压的增加下降，并通过T3、T4反映在输出端。TTL与非门的电压传输特性CD段：1.3V

vI<1.4V，T5开始导通，输出电压迅速降低，T4趋于截止。DE段：vI1.4V，T1的发射结趋于截止，T1的基极电流全部注入T2的基极，使T2饱和，T5也饱和，T3导通、

T4截止，输出低电平。2.5.2TTL与非门的特性参数电压传输特性TTL与非门的电压传输特性2.5.2TTL与非门的特性参数(1)阈值电压

VT

电压传输特性曲线转折区所对应的输入电压值.(2)

开门电平

VON

保证输出低电平时,输入高电平的最小值.

电压传输特性TTL与非门的电压传输特性VT1.4VVON

≤1.8V(3)

关门电平

VOFF

保证输出高电平时,输入低电平的最大值.VOFF

≥0.8V2.5.2TTL与非门的特性参数电压传输特性(4)低电平噪声容限

保证输出高电平时,允许叠加在输入低电平上的最大噪声电压.

VNL=VOFF－VIL(5)高电平噪声容限

保证输出低电平时,允许叠加在输入高电平上的最大噪声电压.

VNH=VIH－VONVILVIHTTL与非门的电压传输特性2.5.2TTL与非门的特性参数TTL与非门的输入特性曲线(1)输入短路电流

IiS

1.4mA

当vI=0时的输入电流.(2)输入漏电流

IiH

<10A

当vi=ViH

时,T1倒置工作的输入电流.静态输入特性74H系列TTL与非门电路设电流流入发射极为正2.5.2TTL与非门的特性参数高电平输出特性TTL与非门高电平输出等效电路

TTL与非门高电平输出特性

通常，输出高电平时，最大负载电流不超过0.4mA。VOH

2.4V2.5.2TTL与非门的特性参数低电平输出特性

T5饱和导通时，CE间的内阻很小(通常10以内)，因此，随负载电流IL的增加，VOL上升缓慢。TTL与非门低电平输出等效电路

TTL与非门低电平输出特性

5为保证VOL

0.3V，应使IL

22mA2.5.2TTL与非门的特性参数扇出系数:推动同类门的个数，通常N8.TTL与非门的灌电流与拉电流负载输出低电平时：NL=

IOLmax

/IiL输出高电平时：NH=

IOHmax

/IiH考虑最坏的情况，扇出系数：N=

min(NL,NH)2.5.2TTL与非门的特性参数TTL与非门输入端负载特性曲线

TTL与非门输入端接电阻负载

关门电阻ROFF和开门电阻RON

关门电阻:保证与非门关闭，输出高电平时,允许Ri的最大值.

开门电阻:保证与非门导通，输出低电平时,允许Ri的最小值.

ROFF=700,RON=2k

注:门电路输入端悬空,相当于接高电平。为避免干扰,不用输入端应接合适电平。应用举例例：门电路的输入和输出特性曲线如下图所示。要求G1输出高电平满足

VOH≥3.2V，输出低电平满足VOL≤0.2V。试问与非门G1最多可驱动几个非门？

低电平输出电流

高电平输出电流

输入特性曲线

课后习题试说明在下列情况下，用万用表测量下图中vI2的电压各为多少？与非门为74H系列TTL电路，万用表使用5V量程，内阻为20KΩ/V。(1)vI1悬空；(2)vI1=0.2V；(3)vI1=3.2V；(4)vI1经100Ω电阻接地；(5)vI1经10K电阻接地。74H系列TTL与非门电路

2.5.3TTL与非门的动态特性平均传输延迟时间

tpd=0.5(tpdL+tpdH)输出信号略滞后于输入信号.典型值：纳秒级问题：假设tpd

=20ns，现将三个反相器首尾相连，会出现什么现象？

TTL或非门内部电路如何构成？2.5.3TTL与非门的动态特性空载功耗(1)空载导通功耗:输出低电平时的功耗.

PON=ICCVCC(2)空载截止功耗:输出高电平时的功耗.

POFF=ICCVCC(3)动态功耗:是工作频率的函数频率越高，功耗越大。2.5.4其它类型的TTL门电路或非门’2.5.4其它类型的TTL门电路与或非门2.5.4其它类型的TTL门电路异或门TTL集成逻辑门的结构分析TTL最基本的功能逻辑问题思考若实现如下功能：下面的电路是否可行？为什么？74H系列TTL与非门电路ABCDEF注意TTL门的输出端不允许直接相连。2.5.5集电极开路门电路(OC门)集电极开路与非门采用OC门实现功能：R的取值范围?2.5.5集电极开路门电路OC门的线连接逻辑OC门负载电阻R的选取例：假设有n个OC门并接在一起，输出推动m个TTL反相器，试计算负载电阻RL的取值范围。(1)计算Rmax

所有OC门均截止，输出高电平此时要求VOHVOHmin若使：则：VOHOC门负载电阻R的选取(2)计算Rmin

有一个OC门输出低电平此时要求IOL

IOLmax若使：则：例：假设有n个OC门并接在一起，输出推动m个TTL反相器，试计算负载电阻RL的取值范围。关于与非门/或非门输入端并接使用的问题与非门

输入高电平时，I入=mIIH

总输入电流等于单端电流之和；

输入低电平时，I入=IIL

总输入电流等于单端电流；或非门总输入电流等于单端电流之和；输入高电平时，I入=mIIH输入低电平时，I入=mIIL课后习题试为图中的RL选择合适的阻值，已知OC门输出管的截止漏电流为IOH=150μA，导通时最大负载电流为ILM=16mA；负载门低电平输入电流为IIL=1mA，高电平输入电流为IIH=40μA，V'CC=5V，要求OC门的输出高电平VOH≧3.0V，输出低电平VOL≦0.3V。OC门输出高电平时

OC门输出低电平时

OC门的几种主要应用实现线与逻辑实现电平转换用作驱动电路电路如右图所示，逻辑关系为如下图所示，可使输出高电平变为10V。右图是用来驱动发光二极管的电路。2.5.6三态门TTL逻辑门输出端始终有信号高电平：3.6V

低电平：0.3VTTL与非门数据总线子系统部件模块在数字系统中，广泛采用总线结构。总线结构2.5.6三态门三态门的输出有三种状态逻辑0逻辑1高电阻状态(禁止态)三态门的用途实现总线的分时使用实现数据双向传输2.5.6三态门三态门的符号和功能表2.5.6三态门使能端EN＝1实现与非功能使能端EN＝0输出呈高阻三态逻辑门2.5.6三态门用三态门实现双向数据传输应用举例试写出下列门电路的逻辑表达式。(a)OC门电路

(b)三态门电路

2.5.7TTL电路的改进系列74S系列(肖特基系列）74S系列TTL与非门电路提高工作速度的措施输入级采用多发射极晶体管某输入高低缩短T2、T5存储时间输出级采用同类管推挽输出电路CL充放电快改善边沿特性采用有源泄放回路缩短T5的开通时间降低T5饱和深度引入抗饱和晶体管降低饱和深度2.5.7TTL电路的改进系列74LS系列(低功耗肖特基系列）74LS系列TTL与非门电路tpd<5ns功耗2mw2.5.8TTL电路使用中注意的问题除OC门和三态门外，输出端不能直接相连输出端不能直接接地或电源多余输入端的处理TTL门电路输入端接电阻的情况ROFF=700,RON=2k驱动能力问题课后习题已知图中各个门电路都是74H系列TTL电路，试写出各门电路的输出状态（0、1或Z）。2.6发射极耦合逻辑门(ECL)电路特点：典型的非饱和电路超高速电路逻辑灵活性大负电源供电电路组成电路的核心—差分放大器射极跟随器做输出级参考电源主要性能：速度最快的逻辑门电路输出阻抗低，带负载能力强电路内部干扰小功耗较大抗干扰能力低功能扩展：便于扩展成多互补输出可实现线或逻辑2.6发射极耦合逻辑门(ECL)ABF1F2低低高高低高低高高低低低低高高高ECL或/或非门电路的真值表ECL或/或非门逻辑符号ECL或/或非门内部结构2.6发射极耦合逻辑门(ECL)ECL或/或非门内部结构逻辑电平：高电平-0.8V

低电平-1.6V2.6发射极耦合逻辑门(ECL)ECL或/或非门内部结构逻辑电平：高电平-0.8V

低电平-1.6V-1.6V-1.6VA、B输入低电平-2.0V-0.81V0V-0.8V-1.6V2.6发射极耦合逻辑门(ECL)ECL或/或非门内部结构逻辑电平：高电平-0.8V

低电平-1.6V-0.8V-1.6VA输入高电平-1.6V0V-0.82V-1.6V-0.8V2.6发射极耦合逻辑门(ECL)用ECL门实现线或逻辑2.7CMOS反相器场效应晶体管的特点仅有一种载流子参与导电；N沟道:载流子为电子；P沟道:载流子为空穴。输入电压控制输出电流；输入阻抗高,易集成N沟道增强型MOS管2.7CMOS反相器N沟道增强型MOS管的特性输出特性曲线iD=f(vDS)vGS=constN沟道增强型MOS管截止区2.7CMOS反相器N沟道增强型MOS管的特性转移特性曲线iD=f(vGS)vDS=constVGS(th)跨导gm:

衡量栅源电压对漏极电流的控制作用。N沟道增强型MOS管2.7CMOS反相器P沟道MOS场效应管

P沟道MOS管的工作原理与N沟道MOS管完全相同，只不过导电的载流子不同，电压极性不同，如同双极型三极管有NPN型和PNP型一样。2.7CMOS反相器NMOS管结构示意图MOS管的动态特性MOS管的电容效应在数字电路中，MOS管的动态特性，即开关速度受这些电容充、放电过程的制约。

MOS管导通电阻比晶体三极管的饱和导通电阻要大得多，RD也比RC大，所以它的开通和关闭时间，也比晶体管长，动态特性较差。2.7.1MOS管的开关特性

MOS单管反相器输入和输出波形开通时间ton=td1+tr关断时间toff=td2+tf

MOS管的导通电阻、电路中电阻RD的值相对较大，动态特性略差。2.7.2CMOS反相器工作原理1.输入低电平VIL=0VVGS1＜VTNT1管截止；|VGS2|＞|VTP|

电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDDT2导通2.输入高电平VIH=VDD

T1导通T2截止，VDD主要降在T2上，输出为低电平VOL≈0V。电路实现逻辑“非”功能CMOS反相器2.7.2CMOS反相器工作原理CMOS反相器电压传输特性与电流特性I

VI<VTN，T1截止，T2导通，电流为0，输出高电平VDD。II

VI>VTN，T1开始导通，T2开始有压降，输出电平开始降低。III

VI达到VDD/2，T1、T2工作在饱和区，

VI的微小变化，输出电平急剧变化。IV

VI继续增加，T2导电程度降低，T1导电程度增加，输出电平继续下降。V

VI>VDD-|VTP|，T2截止，T1导通，电流为0，输出低电平0V。2.7.2CMOS反相器工作原理CC4000系列

CMOS反相器的输入电路

CMOS反相器的输入特性

静态输入特性

CMOS门电路的输入电流基本为零，带同类门扇出系数较大；输入端通过电阻接地时，对电阻值无限制；输入端悬空时，输出＝1/2VDD，CMOS门输入端不允许悬空。2.7.2CMOS反相器工作原理CMOS反相器的低电平输出特性

静态输出特性

反相器输出低电平时，T2截止，T1导通，vO=VOL≈0；负载电流IOL注入T1。负载愈重(RL愈小)则IOL愈大，输出低电平会愈高；此时，VDD越大越好。

IOL=iD1VOL=vDS2.7.2CMOS反相器工作原理CMOS反相器的高电平输出特性

静态输出特性负载愈重(RL愈小)则|IOH|愈大，输出高电平会愈低；此时，VDD越大越好。

反相器输出高电平时，T2导通，T1截止，vO=VOH=VDD-VSD2，负载电流IOH流入负载RL。2.7.2CMOS反相器工作原理负载能力

CMOS反相器输入阻抗高，输出阻抗低(约1k)，对电容负载充、放电较快，带同类门能力较强，一般可带50个同类门。但CMOS门驱动纯电阻负载或TTL门电路能力较弱，需用CMOS驱动器，它能输出较大的负载电流。动态特性传输延迟时间由寄生电容和负载电容引起，受VDD影响。CMOS反相器的输入、输出波形

2.7.2CMOS反相器工作原理CMOS反相器的动态工作电流

动态功耗CMOS反相器静态功耗很小，动态功耗是频率的函数。课后习题CMOS门电路如图所示，试写出各门的输出电平。课后习题由CMOS门组成的电路如图所示。已知VDD=5V，VOH≥3.5Ｖ，VOL≤0.5Ｖ。门的驱动能力IO=±4mA。问某人根据给定电路写出的输出表达式是否正确？2.7.2CMOS反相器工作原理CMOS反相器CMOS门电路的输入电流基本为零，带同类门扇出系数较大；输入端通过电阻接地时，对电阻值无限制；输入端悬空时，输出＝1/2VDD，CMOS门输入端不允许悬空。2.7.3其它CMOS逻辑门CMOS与非门

CMOS与非门通过驱动管(NMOS管)串联，实现与功能.电路实现与非逻辑功能当A和B为高电平时输出低电平当A和B有一个(以上)为低电平时输出高电平2.7.3其它CMOS逻辑门CMOS或非门通过驱动管并联，实现或功能。电路实现或非逻辑功能CMOS或非门

当A和B为低电平时输出高电平当A和B有一个(以上)为高电平时输出低电平2.7.4漏极开路的与非门电路(OD门)输出为漏极开路的N沟道增强型MOS管，用于输出缓冲或电平转换；OD门也可实现线与逻辑，外接上拉电阻的计算方法与TTL集电极开路电路相同。双2输入与非缓冲电路

2.7.5传输门电路工作原理：1.当控制端C为低电平时，TN和TP截止，传输门相当于开关断开。2.当控制端C为高电平时，TN、TP中至少有一只管子导通，使VO=VI，相当于开关接通，传输门传输信息。由此可见传输门相当于一个理想的开关，且是一个双向开关CMOS传输门电路CMOS传输门电路2.7.5传输门电路电路图逻辑符号

CMOS模拟开关是控制模拟信号传输的一种电子开关，开关的通断由数字信号控制。

反相器的作用是为传输门提供两个反相控制信号。2.7.6CMOS三态门在CMOS反相器的基础上增加PMOS管T'1NMOS管T'2EN=1T'

1和T'

2截止禁止态;EN=0T'

1和T'

2导通

F=ACMOS三态门2.8不同工艺逻辑电平之间的互连逻辑电平的配合

驱动能力的配合驱动门输出电流不能小于被驱动门输入电流。从电平配合上，CMOS可直接驱动TTL，但是CMOS电路的输出电流较小，不能直接驱动输入电流大的TTL门。

不同工艺TTL门相互驱动的负载个数也不同。例如，低功耗肖特基TTL门只能驱动4个肖特基TTL门；而肖特基TTL门可驱动50个低功耗肖特基TTL门。

VOHmin(驱动门)≥VIHmin(被驱动门)

VOLmax(驱动门)

VILmax(被驱动门)通常，CMOS电路可以直接驱动TTL电路

CMOS电路的特点功耗小：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小；CMOS电路功耗低内部发热量小，集成度可大大提高；抗幅射能力强，MOS管是多数载流子工作，射线辐射对多数载流子浓度影响不大；电压范围宽：CMOS门电路输出高电平VOH≈VDD，低电平VOL≈0V；输出电流比较大：扇出能力较大，一般可以大于50；在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好；门电路使用中的问题输出端不能直接接地或电源多余输入端的处理TTL门电路输入端接电阻的情况外接负载问题TTL与CMOS配合问题逻辑电平的配合驱动能力的配合混合逻辑中逻辑符号的变换逻辑图中任意一条线两端同时加上或消去小圆圈，其逻辑关系不变。任一条线上的小圆圈从一端移到另一端，其逻辑关系不变。一端加上或消去小圆圈，同时将相应变量取反，其逻辑关系不变。TTL/ECL/MOS门电路比较74TTL系列74H延迟时间:6ns

功耗:22mW74S延迟时间:3ns功耗:19mW74LS延迟时间:9