电子电路第七章 7.1-7.2

计算机电路与电子技术授课人：张家季邮箱：383560774@电话七章常用集成数字电路本章要点常用的集成门电路的外部特性及其主要参数组合逻辑电路中编码器与译码器的基本概念及其应用（重点）数码管显示电路触发器的概念及其应用（重点）寄存器的功能及其应用（重点）计数器的应用存储器的概念及只读存储器ROM和随机存储器RAM的概念概述◆门电路：实现基本逻辑运算、复合逻辑运算的单元电路，如与门、或门、与非门、······◆以高/低电平表示逻辑状态的1/0，高/低电平都允许有一定的变化范围。采用正逻辑。已讲述哪8种门电路？7.1集成门电路获得高、低电平的基本原理——S断开→VO高电平1S接通→VO低电平07.1集成门电路7.1集成门电路半导体二极管门电路二极管的结构：

PN结+引线+封装PN7.1集成门电路半导体二极管的开关特性VI=VIH=VCC

D截止，VO=VOH=VCCVI=VIL

=0

D导通，VO=VOL=0.7V7.1集成门电路二极管的开关等效电路——VON与Vcc比较rD与RL比较7.1集成门电路二极管的动态电流波形——7.1集成门电路

二极管与门ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V以上为10.7V以下为0设VCC=5V加到A，B的VIH=3V，VIL=0V二极管导通时VDF=0.7V7.1集成门电路二极管或门ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为0设VCC=5V加到A，B的VIH=3V，VIL=0V二极管导通时VDF=0.7V7.1集成门电路二极管构成的门电路的缺点高低电平有偏移带负载能力差只用于IC内部的逻辑单元7.1集成门电路

双极型（BJT,BipolarJunctionTransistor）如：TTL

单极型

（Field-Effect-Transistor，Metal-Oxide-Semiconductor）如：场效应管（MOS管）混合型数字集成电路7.1集成门电路

CMOS门电路

MOS管的开关特性一、结构和工作原理S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底半导体层PN结金属层氧化物层7.1集成门电路输入特性：iG~VGS

仅有VGS时，直流电流iG＝0输出特性：iD~VDS对应不同的VGS下的一族曲线二、输入特性和输出特性（共源接法）iGMOS管

输出特性曲线

（漏极特性曲线）双极型三极管输出特性曲线可变电阻区截止区恒流区漏极特性曲线截止区：VGS<VGS(th)，iD=0，ROFF>109Ω漏极与源极之间无导电沟道截止区7.1集成门电路

漏极特性曲线

恒流区：

iD基本上由VGS决定，与VDS关系不大恒流区转移特性曲线7.1集成门电路

漏极特性曲线可变电阻区：当VDS较低且VGS一定时，iD与VDS之比为常数（电阻），该电阻值受VGS控制、可变。可变电阻区7.1集成门电路三、基本开关电路逻辑非7.1集成门电路四、开关等效电路OFF，截止状态ON，导通状态7.1集成门电路五、MOS管的四种类型大量正离子增强型耗尽型导电沟道7.1集成门电路+++_____++++__7.1集成门电路CMOS反相器的电路结构和工作原理一、电路结构逻辑非互补工作状态7.1集成门电路二、电压、电流传输特性电压传输特性电压传输特性VO~VI7.1集成门电路二、电压、电流传输特性电流传输特性iD~VI1）AB及CD段，T1或者T2截止，内阻很高，则iD=02）BC段，T1及T2均导通，且VI＝0.5VDD时，iD最大7.1集成门电路其他类型的CMOS门电路一、其他逻辑功能的门电路（与门、或门、与非门。。。）1.与非门2.或非门7.1集成门电路7.1集成门电路带缓冲极的CMOS门电路解决方法：在每个输入端、输出端各增设一级反相器7.1集成门电路三态输出门三态输出反相器7.1集成门电路三态门的用途（总线分时复用、数据双向传输）7.1集成门电路CMOS电路的正确使用一、输入电路的静电防护1、储存和运输时，采用金属屏蔽层作包装材料；2、组装、调试时，工具和人体应良好接地；2、不用的输入端不应该悬空。7.1集成门电路二、输入电路的过流保护1、当输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻；2、输入端接有大电容时，也应该在输入端与电容之间串进保护电阻；3、在输入端接长线时，应在门电路的输入端接入保护电阻。7.1集成门电路三、CMOS电路锁定效应的防护由于制造工艺上的原因，在CMOS电路内部有寄生三极管和电阻存在，形成了正反馈电路，通电后由于正反馈作用将电流迅速放大，电路处于导通状态，发生锁定效应。防护措施：加钳位电路或者去耦电路，使得7.1集成门电路CMOS数字集成电路的各种系列CMOS电路的突出优点是低功耗、高抗干扰能力1、4000系列2、HC/HCT(高速CMOS)3、AHC/AHCT(改进的高速CMOS)VHC/VHCT4、LVC(低压CMOS)5、ALVC(低压CMOS)7.1集成门电路一、组合逻辑电路的特点

功能上：任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关

电路结构上：不含记忆（存储）元件概述数字电路组合逻辑电路时序逻辑电路7.2组合逻辑电路二、逻辑功能的描述

（逻辑图、函数式、真值表、框图）组合逻辑电路组合逻辑电路的框图7.2组合逻辑电路组合逻辑电路的分析方法

（逻辑电路逻辑功能）1、从输入到输出，逐级写出逻辑函数式，得到Y=F(A)；2、化简函数式（公式法、卡诺图法）；3、列出真值表，得到逻辑功能。

组合逻辑电路的分析方法和设计方法7.2组合逻辑电路一、逻辑抽象分析因果关系，确定输入/输出变量定义逻辑状态的含意（赋值）列出真值表二、写出函数式三、选定器件的类型(SSI，MSI，PLD)四、根据器件化简或者变换逻辑式，或者进行相应的描述五、画出逻辑电路图，或下载到PLD六、工艺设计组合逻辑电路的设计方法

（实际问题逻辑电路）7.2组合逻辑电路设计举例：设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ任何时候有且仅有一盏灯点亮1、逻辑抽象输入变量：红（R）、黄（A）、绿（G）亮1；不亮0输出变量：故障信号（Z）故障1；正常02、写出逻辑表达式输入变量输出RAGZ000100100100011110001011110111117.2组合逻辑电路3.选用小规模SSI器件化简5.画出逻辑图非门＋与门＋或门实现方案一7.2组合逻辑电路全用与非门与非—与非表达式实现方案二7.2组合逻辑电路与或非表达式与或非门实现方案三7.2组合逻辑电路集成的标准化电路产品(MSI)——编码器74HC148,74LS147译码器74HC138,74HC42,7448数据选择器74HC153,74HC151,CC14539加法器74LS183,74LS283数值比较器74LS85函数发生器奇偶校验器/发生器74180若干常用的组合逻辑电路7.2组合逻辑电路

编码器编码：将输入的每个高/低电平信号编成一个对应的二进制代码普通编码器优先编码器7.2组合逻辑电路一、普通编码器特点：任何时刻只允许输入一个编码信号。3位二进制普通编码器的框图7.2组合逻辑电路输入输出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113位二进制普通编码器的真值表7.2组合逻辑电路真值表逻辑式7.2组合逻辑电路利用无关项化简，得：7.2组合逻辑电路二、优先编码器特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器（设I7优先权最高………I0优先权最低）输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X1000000001100000000007.2组合逻辑电路相应地——8线-3线

优先编码器

74HC148输出也是低电平有效低电平有效选通信号选通输入端附加输出信号——

为0时，电路工作,无编码输入为0时，电路工作,有编码输入输入输出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110状态11不工作01工作，但无编码输入10工作，且有编码输入00不可能出现附加输出信号的状态及含意7.2组合逻辑电路利用附加输出信号实现电路功能扩展的实例——用两片8线-3线优先编码器

16线-4线优先编码器实现三、二-十进制优先编码器

（区别于二进制编码器）将10个输入信号编成10个BCD代码

的优先权最高，的优先权最低如：74LS1477.2组合逻辑电路

译码器译码：将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。

（编码的反操作）常用的：二进制译码器，二-十进制译码器，显示译码器等。编码：将输入的每个高/低电平信号编成一个对应的二进制代码7.2组合逻辑电路3线—8线译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000一、二进制译码器框图真值表7.2组合逻辑电路真值表电路实现

逻辑表达式用二极管与门阵列组成7.2组合逻辑电路设VCC=5V，输入信号高电平=3V，低电平=0V，VDF=0.7V

1、当A2A1A0=000时，Y7~Y1=0.7V，Y0=3.7V；

2、当A2A1A0=111时，Y6~Y0=0.7V，Y7=3.7V。

其余类推。。。。。。问题1、输入电阻较低而输出电阻较高；

2、输出信号的高、低电平偏离输入信号。解决采用三极管集成门电路7.2组合逻辑电路电路实现

用CMOS门电路

组成74HC138附加控制端74HC138的功能表输入输出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111174HC138

可做：数据分配器地址输入端数据输入端利用附加控制端进行功能扩展例：用2片74HC138组成4线—16线译码器7.2组合逻辑电路D3=0时，片（1）的S2=S3=1，片（1）工作，对D3D2D1D0=0000~0111进行译码；片（2）的S1=0，片（2）不工作。D3=1时，片（1）的S2=S3=0，片（1）不工作；片（2）的S1=1，片（2）工作，对D3D2D1D0=1000~1111进行译码。二、二—十进制译码器将输入BCD码的10个代码译成10个高、低电平的输出信号。BCD码以外的伪码（1010~1111这6个代码），输出均无低电平信号产生。74HC42三、显示译码器

（将BCD代码译成数码管所要的驱动信号）1.七段字符显示器（七段数码管）7.2组合逻辑电路2.BCD-七段字符显示译码器（代码转换器7448

）输入输出数字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2卡诺图真值表A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2卡诺图真值表a~f均显示，g不显示，出现“0”;a~f均显示，G也显示，出现“8”1.灯测试输入7448的附加控制信号，低电平有效当时，

Ya~Yg全部置1，使七段同时点亮，显示出“8”，以检查各段正常与否。2.灭零输入令则灭零。7448的附加控制信号，低电平有效3.灭灯输入/灭零输出作输入端使用，令时，无论输入的状态如何，均可使七段同时熄灭。7448的附加控制信号，低电平有效灭灯输入/灭零输出7448的附加控制信号，低电平有效作输出端使用，只有当输入且灭零输入信号时，才有,表示译码器将本来应该显示的零熄灭了。用显示译码器驱动7段数码管的连接方法数据选择器（多路开关）功能：从一组输入数据中选出其中的某一个来。双4选1数据选择器74HC153C’=1导通7.2组合逻辑电路