数字电路与逻辑设计课件第2章

第2章集成逻辑门本章要求

1了解TTL（OPEN-COLLECTORGATES,TRISTATE),COMS(OPEN-DRAIN以及其他门电路内部电路。

2了解门电路电气特性（外特性）。

3理解扇出系数，拉灌电流。

2.1数字集成电路的定义

用来实现基本逻辑关系的电子电路称为逻辑门电路。也称为通用型数字集成电路。数字集成电路按其内部有源器件的不同可以分为两大类。一类为双极型晶体管集成电路，它主要有晶体管—晶体管逻辑电路(TTL-TransistorTransistorLogic)

等几种类型。

另一类为CMOS(ComplementaryMetalOxideSemiconductor)集成电路，其有源器件采用互补型金属—氧化物—半导体逻辑电路。2.2数字集成逻辑门74LS00双列直插封装（DIP)74LS00表面封装（SMT)74LS00四二输入与非门VccGND

在数字电路中，NPN结（三极管）在截止、和饱和两种状态之间转换，以实现输入、出为高、低电平的外部电气特性。而在线性模拟电路中，NPN结（三极管）工作在放大状态。

具体分析时，只考虑三极管在截止和饱和这两种状态之间转换。输入、输出电平也只考虑高、低电平而不考虑具体数值。2.2.1TTL与非门的工作原理TTL与非门内部电路图

当输入端全部为高电位(3.6V)时，输出为低电位(0.3V)，这时T3饱和，电路处于开门状态； 当输入端至少有一个为低电位(0.3V)时，输出为高电位(3.6V)，这时T3截止，电路处于关门状态。由此可见，电路的输出和输入之间满足与非逻辑关系：2.2.2TTL与非门的管脚电气特性与参数1.电压传输特性

电压传输特性是指门电路输出管脚电压跟随输入管脚电压变化的关系曲线，即UO=f(UI)函数关系，它可以用图3-3所示的曲线表示。

AB段(截止区)：输出高电平UOH=3.6V

BC段(线性区)、CD段(转折区)

DE段(饱和区)：当UI≥1.4V时，输出低电平UOL=0.3V。TTL与非门的电压传输特性

②阈值电压UT。阈值电压也称门槛电压。电压传输特性上转折区中点所对应的输入电压UT≈1.4V，可以将UT看成与非门输出低电平和输出高电平的分界线。从电压传输特性可以得出以下几个重要参数：

③开门电平UON和关门电平UOFF。开门电平UON是输入高电平的最低值，即只有当UI＞UON时，输出才为低电平。通常UON=1.4V，一般产品规定UON≤1.8V。

关门电平UOFF允许输入低电平的最大值，即只有当UI≤UOFF时，输出才是高电平。通常UOFF≈1V，一般产品要求UOFF≥0.8V。

④噪声容限UNL、UNH

实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。 低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大正向干扰电压，用UNL表示：UNL=UOFF--UIL若UON=1.4V，UIH=2.8V，则UNH=1.4V。

若UOFF=0.8V,UIL=0.4V，则UNL=0.4V。

高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大负向干扰电压，

用UNH表示：项目符号典型值1输出电压VOH（min)2.4v1输入电压VIH(max)2v1输出电流IOH（max)0.4mA（拉）1输入电流IIH(max)0.04mA（灌）0输出电压VOL(max)0.4v0输入电压VIL(max)0.8v0输出电流IOL(max)16mA（灌）0输入电流IIL(max)1.6mA（拉）TTL74系列门的极限性能参数①与非门输出低电平时，输出电流IL从负载流进输出管脚，形成灌电流。灌电流极限值为十几毫安。2.输出特性

②与非门输出高电平时，负载电流流出成为为拉电流，极限值约为几百微安。

若定义流进端口的电流称为灌电流（sinking)；流出端口的电流称为拉电流(loading)。

（1）灌电流负载当驱动门输出低电平时，电流从负载门灌入驱动门。当负载门的个数增加，灌电流增大，会输出低电平升高。灌电流定义为IOL

（2）拉电流负载。

当驱动门输出高电平时，电流从驱动门流出,流至负载门的输入端。拉电流增大，RC4上的压降增大，会使输出高电平降低。拉电流定义为IOH。

若定义流进端口的电流称为灌电流；流出端口的电流称为拉电流。

对输入端而言：①低电平时为拉电流。IIL典型值约为几毫安。 ②高电平时为灌电流。IIH约为几十微安。3.输入特性（1）输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。产品规定IIL＜1.6mA。（2）输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。

由于βp和βi的值都远小于1，所以IIH的数值比较小，产品规定：IIH＜40uA。倒置的放大状态：如图（b）所示。这时IIH=βiIB1，βi为倒置放大的电流放大系数。

扇出系数n是指一个门能驱动同类型门的个数。一般TTL门的扇出系数n为10以上。4扇出系数（输出门带负载能力）

输出必须为负载提供足够的拉灌电流。5.输入负载特性TTL与非门输入负载特性

要使TTL与非门输入端稳定地为低电平，必须选取RI＜ROFF。一般的RI可取几百欧或接地。与非门的关门电阻<0.91k

对于TTL与非门电路，RI取几千欧或直接接电源才能保证与非门输入端可靠为高电平。与非门的开门电阻>3.2k

6.平均延迟时间tpd

平均延迟时间是衡量门电路速度的重要指标，它表示输出信号滞后于输入信号的时间。TTL门的tpd在几十纳秒之间。

TTL与非门的平均延迟时间未考虑3门延迟

由于门延迟而产生意外的输出，这种脉冲称为冒险（hazard)。 如果使所有输入信号的传输延迟时间相同，将可以避免某些冒险。

常见的多输入与非门：7410（三三输入与非门），7420（二四输入与非门），7430（一八输入与非门）。

TTL门电路的其他类型1．非门2．或非门

3．与或非门3.2.4集电极开路门和三态门集电极开路门和三态门是允许输出端直接并联在一起的两种TTL门，并且用它们还可以构成线与逻辑（wiredLogic)。所谓线与是将逻辑门输出端直接相连而实现相与的功能。

两个TTL门的输出端不能直接并接在一起。否则会因为电流过大而损坏。1.集电极开路门集电极开路门又称OC(OpenCollector)门，使用时必须外接电平和限流电阻。OC门适用于驱动高电压、大电流负载。

OC门与典型的TTL门的差别在于，取消了T4而使用pullup电阻和外接电源，既能保证输出高、低电平，又能防止T3的负载电流过大。

OC门电路

OC门的输出端可以直接并接，如图所示。输出端实现了线与的逻辑功能：（1）当输出高电平时

RP不能太大，要保证输出电压为VOH（min）OC门进行线与时，外接上拉电阻RP的选择：（2）当输出低电平时，RP不能太小，保证输出电压为VOL（max），RP（min）＜RP＜RP（max）

思考：OC门到底是提高了拉电流负载能力，还是灌电流负载能力，还是两者都同时提高了。课外知识阅读I2C(Inter－IntegratedCircuit)总线是一种1980年代PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。总线上的器件通过ＳＤＡ（串行数据线）及ＳＣＬ（串行同步时钟线）传送信息实现内部通信。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。一个主控（Master)产生控制信号的传输和时钟频率，在任何时间点上只能有一个主控。连接总线的器件的输出级必须是集电极或漏极开路的，以具有线“与”功能。

2.三态门

普通TTL门的输出只有两种状态——关门态和开门态，这两种状态都是低阻输出（大约几十欧）。三态逻辑输出门除了具有这两个状态外，还具有高阻输出的第三状态(或称禁止状态)，这时输出端相当于与外界断开，不吸纳电流。

三态门有两种控制模式：一种是控制端G为低电平时，三态门工作，称为低电平有效；另一种是控制端G为高电平时三态门工作，称为高电平有效。各种三态逻辑门的符号2.3MOS集成逻辑门1.场效应管工作原理N沟道增强型MOS管N沟道增强型MOSFET的转移特性开启电压vDS

=vGS–vth(N)输出特性MOS电路的分析方法：1 对增强型MOS管：当VGS<VGS(OFF)

为截至状态。当VDS<VGS–VGS(OFF)

为可变电阻区。当VDS>VGS–VGS(OFF)

为饱和区。 所以MOS管工作状态不仅与VGS有关，还与VDS与VGS的关系有关。2 在数字电路中，MOS管主要工作在截至区和可变电阻区(饱和区）。3 在具体分析时，可以认为当MOS管处在饱和状态时，导通电阻rDS很小。当出于截至状态时，输入电阻很大（亿欧极），几乎不像外界所取电流。

2.CMOS反相器工作原理

CMOS反相器电路如图所示，它由两个增强型MOS场效应管组成。NMOS管的栅源开启电压UTN为正值，PMOS管的栅源夹断电压UTP是负值。CMOS反相器实现了逻辑非的功能。CMOS反相器 CMOS反相器在工作时，由于在静态下UI无论是高电平还是低电平，V1和V2中总有一个截止，为互补状态，因此称为互补对称式金属－氧化物－半导体电路（Complementary-SymmetryMetal-OxideSemiconductor)。

截止时MOS管阻抗极高，流过V1和V2的静态电流很小，因此CMOS反相器的静态功耗非常低。3.CMOS反相器的主要特性CMOS反相器的电压传输特性如图所示。

CMOS反相器的阈值电压为UT≈1/2UDD。在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，约为0.45UDD。因此噪声容限大，抗干扰能力强。

图3-22CMOS反相器的电流传输特性CMOS反相器的电流传输特性如图3-22所示，在AB段由于V1截止，阻抗很高，所以流过V1和V2的漏电流几乎为0。在CD段V2截止，阻抗很高，所以流过V1和V2的漏电流也几乎为0。只有在BC段，V1和V2均导通时才有电流iD流过V1和V2，并且在UI=1/2UDD附近，iD最大。

从以上分析看出，CMOS电路有以下优点：1 动态功耗低。单个门电路的功耗仅为几mW。2 抗干扰能力强。为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。3 电源电压工作范围宽，电源利用率高，基本上不需稳压。标准CMOS电路的电源电压范围很宽，可在3~18V范围内工作。而且输出电压摆幅大，UOH=UDD,UOL=0V，因此电源利用率很高。4 输入阻抗高。等效输入阻抗高103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。同时输出摆幅大，所以易于被其他电路所驱动，也容易驱动同类型的电路或器件，扇出能力强。（2）或非门其他的CMOS门电路1．CMOS与非门和或非门电路（1）与非门（3）带缓冲级的门电路

为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。

L=当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。3．CMOS三态门工作原理：当EN=0时，TP2和TN2同时导通，为正常的非门，输出4．CMOS传输门工作原理：（设两管的开启电压VTN=|VTP|）（1）当C接高电平VDD，接低电平0V时，若Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。（2）当C接低电平0V，接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。CMOS逻辑门系列（1）基本的CMOS——4000系列。（2）高速的CMOS——HC系列。（3）与TTL兼容的高速CMOS——HCT系列。各系列CMOS电路的技术参数逻辑系列电源电压/V功耗/mW每门传输延迟/ns每门4000B74HC/3~182~6

2.51.225~100102.5集成门电路使用中的实际问题1.TTL电路与CMOS电路的接口

TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。

驱动门的VOH（min）≥负载门的VIH（min）驱动门的VOL（max）≤负载门的VIL（max）驱动门的IOH（max）≥负载门的IIH（总）驱动门的IOL（max）≥负载门的IIL（总）TTL、CMOS电路的输入、输出特性参数

1)用TTL电路驱动CMOS电路

①如果CMOS电路的电源较高，TTL的输出端接一上拉电阻，但需使用集电极开路门电路，如图所示。另一种方案是采用一个专用的CMOS电平移动器(例如40109)，它由两种直流电源UCC和UDD供电，电平移动器接收TTL电平(对应于UCC)，