数字电路仿真课件_第1页
数字电路仿真课件_第2页
数字电路仿真课件_第3页
数字电路仿真课件_第4页
数字电路仿真课件_第5页
已阅读5页,还剩77页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数字电路与数模混合电路

仿真分析2015年4月数字电路与数模混合电路

仿真分析2015年4月数字电路仿真数字电路仿真分析:主要分析数字电路的逻辑和时序。逻辑:是指数字电路运行时,输入、输出的逻辑关系以及各节点的的逻辑状态。时序:是指时钟和信号在时间上的顺序关系。数字电路仿真数字电路仿真分析:主要分析数字电路的逻辑和时序。数字信号的六种逻辑状态逻辑状态包含内容0Low(低电平)、false(假)、no(否)、off(断)1High(高电平)、true(真)、yes(是)、on(通)RRising(0到1的变化过程)

FFalling(1到0的变化过程)

X不确定Z高阻

10R1FXZ0数字信号的六种逻辑状态逻辑状态包含内容0Low(低电平)、f数字信号的逻辑强度

数字仿真过程中,要考虑信号的逻辑状态及逻辑强度。逻辑强度分为64个级别,从弱到强的顺序为0~63。外加激励信号逻辑强度最强,高阻状态逻辑强度最弱。处于禁止态的三态门、输出端集电极开路的器件逻辑强度为Z。不同的逻辑状态作用于同一节点时,节点状态由逻辑强度最强的决定。作用于同一节点的几个不同信号若逻辑强度相同,结果为X(不确定)。总线信号通常与多个三态门输出电路相连,正常工作时只一个门为驱动态,其余为高阻,总线逻辑电平同驱动态三态门。

数字信号的逻辑强度数字仿真过程中,要考虑信号的逻辑状态及逻激励信号时钟信号一般信号(电位信号)总线信号激励信号时钟信号总线的逻辑状态表示000…00000…102000…1004000…1106…………

总线的逻辑状态表示000…0激励信号源——四类十七种信号源符号及功能DIGCLOCKSTIMnFILESTIMnDIGSTIMn时钟信号DigclockSTIM1FilesStim1DigStim1一般信号STIM1FilesStim1DigStim12位总线信号FilesStim2DigStim24位总线信号STIM4FilesStim4DigStim48位总线信号STIM8FilesStim8DigStim816位总线信号STIM16FilesStim16DigStim1632位总线信号FilesStim32DigStim32波形设置方法由元器件属性对话框直接修改相应的参数器件符号在source库中建立波形文件,在属性框中设定文件及波形名。器件符号在source库中调用StimulusEditor模块编辑波形。器件符号在sourcstm库中激励信号源——四类十七种信号源符号及功能DIGCLOCKST激励源符号及名称

a.时钟信号b.一般数字信号c.波形文件设置信号d.交互绘制波形信号创建激励源有三种方式:a、b直接由属性对话框设置波形参数c由波形文件定义波形d由人机交互方式绘制波形激励源符号及名称a.时钟信号b.一般数字信号

时钟信号OFFTIME:在一个时钟周期内低电平持续时间。ONTIME:

在一个时钟周期内高电平持续时间。DELAY:

延迟时间。STARTVAL:t=0时信号初值,在延迟时间内均为此值,缺省值为0。OPPVAL:时钟高电平状态,缺省值为1。

时钟信号的属性设置I/O_MODEL:激励信号的驱动强度,内容设置为IO模型名,缺省值为IO_STM,是最高强度,一般无须修改。I/O_LEVEL:接口型节点的类型,一般采用缺省值。Reference:激励源名称,在电路中以DSTM加序号命名。Value:激励源类型,不需修改。设置信号时,在属性框中设置相应属性,也可直接点击符号边上的文字设置相应的波形属性。从source库中取出符号digclock放置于page页中,双击出现属性设置框:时钟信号的属性设置I/O_MODEL:激励信号的驱动强度,内STIMn类信号STIMn类信号可以用于设置1、4、8、16位总线信号n表示总线位数STIMn类信号STIMn类信号可以用于设置1、4、8、16STIMn信号的属性项STIMn类器件通过属性设置直接定义激励源信号的波形Reference:激励源名字,由系统自动添入。Value:激励源类型,系统自动添入。COMMAND1~COMMAND16:输入指令设置激励源信号的状态变化时间点及状态。(指令输入必须按时间递增的顺序输入,)STIMn信号的属性项STIMn类器件通过属性设置直接定义激WIDTH:总线位数WIDTH:总线位数,其值为Value中STIMn中的n值,。

STIMn类信号可以用于设置1、4、8、16位总线信号。

WIDTH值为8WIDTH值为16

8位总线16位总线

WIDTH:总线位数WIDTH:总线位数,其值为Value中总线信号的绘制点击工具栏绘制总线图标(Placebus),在绘图页面适当位置放置需要长度的总线

。总线命名:用命名工具(Placenetalias)给总线命名。总线命名格式为:总线名称[高位:低位],如:a[n:m]。n是高位,m是低位,总线位数为|n-m|+1,总线名称最后一位不要用数字。绘制总线引出线:点击工具栏总线引出线(Placebusentry)图标

,在总线上置入45度角的总线引出线。绘制连线:点击工具栏连线图标(Placewire),在引出线上连接一根连线,用placenetalias给该互连线命名,如:a[7:0]。总线信号的绘制点击工具栏绘制总线图标(Placebus),总线引出线的绘制按住ctrl键同时选中引出线和互连线并且拖动鼠标到想放置另一根连线的位置,点击鼠标后松开ctrl键。按F4键即可将该互连线按同样间隔置入总线相应位置。连续点按F4键完成全部连线设置工作。将引线名字按序号自动按每次递增1的顺序排列。总线引出线的绘制按住ctrl键同时选中引出线和互连线并且拖动STIMn信号的逻辑电平某时刻十六位总线信号电平值用不同进制表示如下:

2进制:0011101000101000 8进制:035050(0011

101

000

101

000)

16进制:3A28(0011

1010

0010

1000)

(16进制数0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F)STIMn信号的逻辑电平某时刻十六位总线信号电平值用不同进制STIMn信号的逻辑电平

FORMAT:说明在描述总线信号逻辑电平时采用哪几种进制,数字取值为1(2进制)、

3(8进制)、4(16进制),其数字之和应与WIDTH值相等。总线信号也可以同时用多种进制表示。若16位总线及使用的进制如下:

不同位数使用的进制以下划线区分,0

0

111

010

0010

1000

从左到右的进制分别为22881616

FORMAT:

113344

对应进制读出的总线值(十进制)007228用16进制表示总线值为3A28IO-MODEL:驱动逻辑强度,一般由系统设定。DIG-PWR、DIG-GND、IO-LEVEL:与接口型节点有关,一般采用内定值,见混合模拟。

STIMn信号的逻辑电平command1:0s007228Format:113344WIDTH:16(commend1中的每一位数的进制应与format中的进制表示一一对应,且format中数字之和与width值相等)

显示结果默认以16进制表示:3A28总线波形名的表达式为{b[15:0]}

command1:0s007228用相对电平表示信号的逻辑电平用相对电平表示信号的逻辑电平:相对时间位置的逻辑电平值可用INCRBY<电平值>表示“增加”DECRBY<电平值>表示“减少”例如:

10usINCRBY01时间为10us时刻,总线信号电平加

110usDECRBY01时间为10us时刻,总线信号电平减

1用相对电平表示信号的逻辑电平总线信号的时间表示方法TIMESTEP:用于设定周期值,缺省值为0。通常使用c作为时间周期,该值对用秒表示的时间值没有影响。时间单位可用秒(s)或周期

(c)表示,在表示时间的值后加c即以TIMESTEP的值为周期,否则以秒为单位表示信号。例如:

0s:0秒时刻

2c:两个周期(用TIMESTEP设定周期值)在表示信号的时间时可采用绝对或相对模式。相对模式以“+”号表示。例如:2s:2秒时刻+10us:2s+10us时刻+2c:2s+10us时刻再加2个周期(周期由TIMESTEP值确定)。总线信号的时间表示方法TIMESTEP:用于设定周期值,缺省信号波形的循环表示

用语句REPEAT、GOTO表示信号波形的循环

REPEAT的格式:

REPEAT<n>TIMES<不同时刻的波形描述>

ENDREPEAT

其中:

<n>TIMES表示循环次数,n取值为-1或FOREVER表示无限循环。信号波形的循环表示用语句REPEAT、GOTO表示信号波形信号波形的循环表示

GOTO的格式:

LABEL=<Label名>*GOTO循环的切入位置

<循环体>*不同时刻的波形描述

<时间值>GOTO<Label名><循环条件>

*在“时间值”时按循环条件GOTO到“Label名”处。

循环条件表示形式如下:UNTILGT<逻辑电平值>大于UNTILGE<逻辑电平值>大于等于UNTILLT<逻辑电平值>小于UNTILLE<逻辑电平值>小于等于信号波形的循环表示GOTO的格式:例:用2位16进制数表示的8位总线信号

0s00label=loop+1cincrby02+1cgotoloopuntilGE0a1us448Command1Command2Command3command4TimestepFormatWidth例:用2位16进制数表示的8位总线信号0s00CommaFilestimn类信号源(波形文件)该类信号波形由一个以.stl为扩展名的波形描述文件中的数据确定,在信号模型的属性框中只需要指定波形文件名及其中要调用的信号名即可,激励源符号在SOURCE库中。同一个波形文件可以设置多个不同的信号源,在同一个电路中可以有多个FILESTIMn类激励源调用同一个波形文件,指定使用其中不同或相同的信号源。Filestimn类信号源(波形文件)该类信号波形由一个以.建立波形文件

在器件库的source库中选FILESTIMn激励源符号置于绘图页面中并使之处于选中状态。由菜单file\new\textfile建立文本编辑页面,在该页面建立激励源的波形描述文件。建立波形文件

在器件库的source库中选FILEST波形文件格式

文件头(HEADER)

在文件开始部分,包含时间倍乘因子和信号名列表两部分。格式如下:

TIMESCALE=<时间倍乘因子值>;设定时间倍乘因子,缺省为1<信号名1>,<信号名2>,……,<信号名n>;设定信号名

OCT(<bit2信号名>,……,<bit0信号名>)

HEX(<bit3信号名>,……,<bit0信号名>)

时间倍乘因子值:任选项,须单列一行,波形时间为设定值乘此值。信号名列表:用2进制描述信号波形,只列信号名。信号名用“,”号间隔,最多可指定255个信号名,可分行列出,每行最多300个字符,不同行的行首不加续行断续符。

OCT:8进制信号名组,用一个8进制数表示3位信号的逻辑电平值。

HEX:16进制信号名组,用一个16进制数表示4位信号的逻辑电平值。一般信号以及OCT和HEX分组信号的顺序应与波形描述部分逻辑电平设置值的顺序相符。高、低电平及一般信号对应的是2进制数,OCT对应8进制数,HEX对应16进制数。

波形文件格式文件头(HEADER)时间倍乘因子值:任选项波形波形描述在文件头之后,与其至少应有一个空格相隔。格式如下:

时间值逻辑电平值时间值:单位为秒,可用绝对值(如15ns,15e-9)、相对值(如+5ns,+5e-9)表示,如设了时间倍乘因子,实际的时间值还应乘上此值。

逻辑电平值:参见下表。

16进制不允许设下降F,因为F是一个16进制数会发生混淆。

2进制OCT8进制HEX16进制高、低电平0、10~70~F不确定XXX高阻ZZZ上升RR下降FF波形波形描述在文件头之后,与其至少应有一个空格相隔。格式如下实例设置一个FILESTMn信号及波形,

TIMESCALE=时间倍乘因子信号名分别为:clock、clear、inhex(bb7,bb6,bb5,bb4)hex(bb3,bb2,bb1,bb0)

其中,第一列是时间点设定值第二列为clock信号的逻辑电平第三列为clear信号的逻辑电平波形文件timescale=10usclock,clear,inhex(bb7,bb6,bb5,bb4)hex(bb3,bb2,bb1,bb0)001000110rFE20112A311fB8401xC3511zFF实例设置一个FILESTMn信号及波形,波形文件DIGSTIMn类信号(人机交互)调用StmED程序以人机交互方式设定信号波形。信号源符号在SOURCSTM器件库中。可编辑时钟信号、一般信号、总线信号。总线信号可以是2、4、8、16、32位。编辑信号的数据保存在扩展名为STL的文件中。

DIGSTIMn类信号(人机交互)调用StmED程序以人机交设置并编辑总线信号编辑总线信号的工作是给出多位信号的一系列逻辑电平变化沿。输入信号名。选择Bus选项,在Width栏中输入总线信号的位数,在InatialValue栏输入信号初值。设置并编辑总线信号编辑总线信号的工作是给出多位信号的一系列逻编辑总线信号工具栏中的数字设置指定时刻各位总线信号的电平,

“;”号后键入表示进制的字符B(2进制)O(8进制)D(10进制)H(16进制),却省为16进制。+数字[;进制符号],从指定时刻起总线信号逻辑电平加上该数字-数字[;进制符号],从指定时刻起总线信号逻辑电平减去该数字Edit/Add或点击笔型图标添加逻辑变化沿,根据状态栏光标位置的提示,将笔型光标移到希望的位置点击,其后电平即为设定值。改变设定值设定下一逻辑电平,可得到需要的结果。通过修改波形文件可构成循环信号波形

编辑总线信号工具栏中的数字设置指定时刻各位总线信号的电平,波形编辑与修改选中变化沿执行Edit/Attributes子命令或双击逻辑状态变化沿进入EditDigitalTransition设置框

增量从选中逻辑电平变化沿到下一逻辑电平变化沿间的电平取value值。从选中逻辑电平变化沿到下一逻辑电平变化沿间的电平取当前值加减value值。

波形编辑与修改选中变化沿执行Edit/Attributes子双击两个逻辑电平变化沿间的电平,将弹出EditDigitalState设置框

改变两个逻辑电平变化沿间的时间间隔。其它设置同前。波形编辑结束保存为.stl文件

双击两个逻辑电平变化沿间的电平,将弹出EditDigita数模混合电路的节点对于数模混合电路,电路的节点分为三类:模拟节点:与节点相连的都是模拟器件数字节点:与节点相连的都是数字器件接口节点:与节点相连的有数字和模拟两类器件。数模混合电路的节点数模混合电路的节点

对于接口型节点由系统自动加入接口转换电路。在模拟电路和数字电路间加入模数转换电路,在数模电路间加入数模转换电路,分别记为“节点名$AtoD”和“节点名$DtoA”

为接口型子电路新增的数字或模拟节点。如果与一个接口型子电路相连的不止一个逻辑单元,新增节点名将在第一个新增节点名后加序号2、3…..等。这些工作均由系统自动完成。数模混合电路的节点对于接口型节点由系统自动加入接口转换电路接口型节点

接口型节点的电路模型有4种级别分别为1、2、3、4。由设定IO_Level的值确定,见仿真设置和器件属性栏。

AtoD模型的AtoD1根据输入端模拟电压的大小产生0、1、R、F、X等几种逻辑状态。AtoD2是简单模型,只产生0、1逻辑状态。AtoD3同AtoD1,AtoD4同AtoD2,只是分析更精细,用时间较多。DtoA模型对HC/HTC器件1和2功能相同都是简单模型,用于5V电压和25℃温度范围。3和4是精细结构功能同1、2,电压范围2~6V,温度也不限制为25℃,因用时间长一般用于小于5V电压的情况。对于非HC/HTC器件4个级别均相同。接口型节点接口型节点的电路模型有4种级别分别为1、2、传输延迟

由于不同的逻辑器件延迟时间各不相同,实际器件的参数值存在一个误差范围,逻辑器件输出端对输入端信号的反应的延迟时间不同,会使电路中各节点信号的逻辑关系不正常。在数字电路特性库中给出最小、典型、最大三种可选的延迟时间,可自行设定。

传输延迟由于不同的逻辑器件延迟时间各不相同,实际器件的参数仿真参数的设置各逻辑器件采用的缺省延迟时间显示波形时不考虑出错信息。设定触发器的初值接口型子电路模型级别仿真参数的设置各逻辑器件采用的缺省延迟时间AD混合仿真数字信号模拟信号AD混合仿真数字信号四位计数器四位计数器EndEnd数字电路与数模混合电路

仿真分析2015年4月数字电路与数模混合电路

仿真分析2015年4月数字电路仿真数字电路仿真分析:主要分析数字电路的逻辑和时序。逻辑:是指数字电路运行时,输入、输出的逻辑关系以及各节点的的逻辑状态。时序:是指时钟和信号在时间上的顺序关系。数字电路仿真数字电路仿真分析:主要分析数字电路的逻辑和时序。数字信号的六种逻辑状态逻辑状态包含内容0Low(低电平)、false(假)、no(否)、off(断)1High(高电平)、true(真)、yes(是)、on(通)RRising(0到1的变化过程)

FFalling(1到0的变化过程)

X不确定Z高阻

10R1FXZ0数字信号的六种逻辑状态逻辑状态包含内容0Low(低电平)、f数字信号的逻辑强度

数字仿真过程中,要考虑信号的逻辑状态及逻辑强度。逻辑强度分为64个级别,从弱到强的顺序为0~63。外加激励信号逻辑强度最强,高阻状态逻辑强度最弱。处于禁止态的三态门、输出端集电极开路的器件逻辑强度为Z。不同的逻辑状态作用于同一节点时,节点状态由逻辑强度最强的决定。作用于同一节点的几个不同信号若逻辑强度相同,结果为X(不确定)。总线信号通常与多个三态门输出电路相连,正常工作时只一个门为驱动态,其余为高阻,总线逻辑电平同驱动态三态门。

数字信号的逻辑强度数字仿真过程中,要考虑信号的逻辑状态及逻激励信号时钟信号一般信号(电位信号)总线信号激励信号时钟信号总线的逻辑状态表示000…00000…102000…1004000…1106…………

总线的逻辑状态表示000…0激励信号源——四类十七种信号源符号及功能DIGCLOCKSTIMnFILESTIMnDIGSTIMn时钟信号DigclockSTIM1FilesStim1DigStim1一般信号STIM1FilesStim1DigStim12位总线信号FilesStim2DigStim24位总线信号STIM4FilesStim4DigStim48位总线信号STIM8FilesStim8DigStim816位总线信号STIM16FilesStim16DigStim1632位总线信号FilesStim32DigStim32波形设置方法由元器件属性对话框直接修改相应的参数器件符号在source库中建立波形文件,在属性框中设定文件及波形名。器件符号在source库中调用StimulusEditor模块编辑波形。器件符号在sourcstm库中激励信号源——四类十七种信号源符号及功能DIGCLOCKST激励源符号及名称

a.时钟信号b.一般数字信号c.波形文件设置信号d.交互绘制波形信号创建激励源有三种方式:a、b直接由属性对话框设置波形参数c由波形文件定义波形d由人机交互方式绘制波形激励源符号及名称a.时钟信号b.一般数字信号

时钟信号OFFTIME:在一个时钟周期内低电平持续时间。ONTIME:

在一个时钟周期内高电平持续时间。DELAY:

延迟时间。STARTVAL:t=0时信号初值,在延迟时间内均为此值,缺省值为0。OPPVAL:时钟高电平状态,缺省值为1。

时钟信号的属性设置I/O_MODEL:激励信号的驱动强度,内容设置为IO模型名,缺省值为IO_STM,是最高强度,一般无须修改。I/O_LEVEL:接口型节点的类型,一般采用缺省值。Reference:激励源名称,在电路中以DSTM加序号命名。Value:激励源类型,不需修改。设置信号时,在属性框中设置相应属性,也可直接点击符号边上的文字设置相应的波形属性。从source库中取出符号digclock放置于page页中,双击出现属性设置框:时钟信号的属性设置I/O_MODEL:激励信号的驱动强度,内STIMn类信号STIMn类信号可以用于设置1、4、8、16位总线信号n表示总线位数STIMn类信号STIMn类信号可以用于设置1、4、8、16STIMn信号的属性项STIMn类器件通过属性设置直接定义激励源信号的波形Reference:激励源名字,由系统自动添入。Value:激励源类型,系统自动添入。COMMAND1~COMMAND16:输入指令设置激励源信号的状态变化时间点及状态。(指令输入必须按时间递增的顺序输入,)STIMn信号的属性项STIMn类器件通过属性设置直接定义激WIDTH:总线位数WIDTH:总线位数,其值为Value中STIMn中的n值,。

STIMn类信号可以用于设置1、4、8、16位总线信号。

WIDTH值为8WIDTH值为16

8位总线16位总线

WIDTH:总线位数WIDTH:总线位数,其值为Value中总线信号的绘制点击工具栏绘制总线图标(Placebus),在绘图页面适当位置放置需要长度的总线

。总线命名:用命名工具(Placenetalias)给总线命名。总线命名格式为:总线名称[高位:低位],如:a[n:m]。n是高位,m是低位,总线位数为|n-m|+1,总线名称最后一位不要用数字。绘制总线引出线:点击工具栏总线引出线(Placebusentry)图标

,在总线上置入45度角的总线引出线。绘制连线:点击工具栏连线图标(Placewire),在引出线上连接一根连线,用placenetalias给该互连线命名,如:a[7:0]。总线信号的绘制点击工具栏绘制总线图标(Placebus),总线引出线的绘制按住ctrl键同时选中引出线和互连线并且拖动鼠标到想放置另一根连线的位置,点击鼠标后松开ctrl键。按F4键即可将该互连线按同样间隔置入总线相应位置。连续点按F4键完成全部连线设置工作。将引线名字按序号自动按每次递增1的顺序排列。总线引出线的绘制按住ctrl键同时选中引出线和互连线并且拖动STIMn信号的逻辑电平某时刻十六位总线信号电平值用不同进制表示如下:

2进制:0011101000101000 8进制:035050(0011

101

000

101

000)

16进制:3A28(0011

1010

0010

1000)

(16进制数0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F)STIMn信号的逻辑电平某时刻十六位总线信号电平值用不同进制STIMn信号的逻辑电平

FORMAT:说明在描述总线信号逻辑电平时采用哪几种进制,数字取值为1(2进制)、

3(8进制)、4(16进制),其数字之和应与WIDTH值相等。总线信号也可以同时用多种进制表示。若16位总线及使用的进制如下:

不同位数使用的进制以下划线区分,0

0

111

010

0010

1000

从左到右的进制分别为22881616

FORMAT:

113344

对应进制读出的总线值(十进制)007228用16进制表示总线值为3A28IO-MODEL:驱动逻辑强度,一般由系统设定。DIG-PWR、DIG-GND、IO-LEVEL:与接口型节点有关,一般采用内定值,见混合模拟。

STIMn信号的逻辑电平command1:0s007228Format:113344WIDTH:16(commend1中的每一位数的进制应与format中的进制表示一一对应,且format中数字之和与width值相等)

显示结果默认以16进制表示:3A28总线波形名的表达式为{b[15:0]}

command1:0s007228用相对电平表示信号的逻辑电平用相对电平表示信号的逻辑电平:相对时间位置的逻辑电平值可用INCRBY<电平值>表示“增加”DECRBY<电平值>表示“减少”例如:

10usINCRBY01时间为10us时刻,总线信号电平加

110usDECRBY01时间为10us时刻,总线信号电平减

1用相对电平表示信号的逻辑电平总线信号的时间表示方法TIMESTEP:用于设定周期值,缺省值为0。通常使用c作为时间周期,该值对用秒表示的时间值没有影响。时间单位可用秒(s)或周期

(c)表示,在表示时间的值后加c即以TIMESTEP的值为周期,否则以秒为单位表示信号。例如:

0s:0秒时刻

2c:两个周期(用TIMESTEP设定周期值)在表示信号的时间时可采用绝对或相对模式。相对模式以“+”号表示。例如:2s:2秒时刻+10us:2s+10us时刻+2c:2s+10us时刻再加2个周期(周期由TIMESTEP值确定)。总线信号的时间表示方法TIMESTEP:用于设定周期值,缺省信号波形的循环表示

用语句REPEAT、GOTO表示信号波形的循环

REPEAT的格式:

REPEAT<n>TIMES<不同时刻的波形描述>

ENDREPEAT

其中:

<n>TIMES表示循环次数,n取值为-1或FOREVER表示无限循环。信号波形的循环表示用语句REPEAT、GOTO表示信号波形信号波形的循环表示

GOTO的格式:

LABEL=<Label名>*GOTO循环的切入位置

<循环体>*不同时刻的波形描述

<时间值>GOTO<Label名><循环条件>

*在“时间值”时按循环条件GOTO到“Label名”处。

循环条件表示形式如下:UNTILGT<逻辑电平值>大于UNTILGE<逻辑电平值>大于等于UNTILLT<逻辑电平值>小于UNTILLE<逻辑电平值>小于等于信号波形的循环表示GOTO的格式:例:用2位16进制数表示的8位总线信号

0s00label=loop+1cincrby02+1cgotoloopuntilGE0a1us448Command1Command2Command3command4TimestepFormatWidth例:用2位16进制数表示的8位总线信号0s00CommaFilestimn类信号源(波形文件)该类信号波形由一个以.stl为扩展名的波形描述文件中的数据确定,在信号模型的属性框中只需要指定波形文件名及其中要调用的信号名即可,激励源符号在SOURCE库中。同一个波形文件可以设置多个不同的信号源,在同一个电路中可以有多个FILESTIMn类激励源调用同一个波形文件,指定使用其中不同或相同的信号源。Filestimn类信号源(波形文件)该类信号波形由一个以.建立波形文件

在器件库的source库中选FILESTIMn激励源符号置于绘图页面中并使之处于选中状态。由菜单file\new\textfile建立文本编辑页面,在该页面建立激励源的波形描述文件。建立波形文件

在器件库的source库中选FILEST波形文件格式

文件头(HEADER)

在文件开始部分,包含时间倍乘因子和信号名列表两部分。格式如下:

TIMESCALE=<时间倍乘因子值>;设定时间倍乘因子,缺省为1<信号名1>,<信号名2>,……,<信号名n>;设定信号名

OCT(<bit2信号名>,……,<bit0信号名>)

HEX(<bit3信号名>,……,<bit0信号名>)

时间倍乘因子值:任选项,须单列一行,波形时间为设定值乘此值。信号名列表:用2进制描述信号波形,只列信号名。信号名用“,”号间隔,最多可指定255个信号名,可分行列出,每行最多300个字符,不同行的行首不加续行断续符。

OCT:8进制信号名组,用一个8进制数表示3位信号的逻辑电平值。

HEX:16进制信号名组,用一个16进制数表示4位信号的逻辑电平值。一般信号以及OCT和HEX分组信号的顺序应与波形描述部分逻辑电平设置值的顺序相符。高、低电平及一般信号对应的是2进制数,OCT对应8进制数,HEX对应16进制数。

波形文件格式文件头(HEADER)时间倍乘因子值:任选项波形波形描述在文件头之后,与其至少应有一个空格相隔。格式如下:

时间值逻辑电平值时间值:单位为秒,可用绝对值(如15ns,15e-9)、相对值(如+5ns,+5e-9)表示,如设了时间倍乘因子,实际的时间值还应乘上此值。

逻辑电平值:参见下表。

16进制不允许设下降F,因为F是一个16进制数会发生混淆。

2进制OCT8进制HEX16进制高、低电平0、10~70~F不确定XXX高阻ZZZ上升RR下降FF波形波形描述在文件头之后,与其至少应有一个空格相隔。格式如下实例设置一个FILESTMn信号及波形,

TIMESCALE=时间倍乘因子信号名分别为:clock、clear、inhex(bb7,bb6,bb5,bb4)hex(bb3,bb2,bb1,bb0)

其中,第一列是时间点设定值第二列为clock信号的逻辑电平第三列为clear信号的逻辑电平波形文件timescale=10usclock,clear,inhex(bb7,bb6,bb5,bb4)hex(bb3,bb2,bb1,bb0)001000110rFE20112A311fB8401xC3511zFF实例设置一个FILESTMn信号及波形,波形文件DIGSTIMn类信号(人机交互)调用StmED程序以人机交互方式设定信号波形。信号源符号在SOURCSTM器件库中。可编辑时钟信号、一般

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论