智能抢答器设计_第1页
智能抢答器设计_第2页
智能抢答器设计_第3页
智能抢答器设计_第4页
智能抢答器设计_第5页
已阅读5页,还剩13页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

武汉理工大学《能力拓展训练》说明书 学号:能力拓展训练题目智能抢答器设计学院专业班级姓名指导教师2013年6月24日 能力拓展训练任务书学生姓名:专业班级:指导教师:工作单位:自动化学院题目:智能抢答器设计初始条件:计算机、Max+plusⅡ、EDA实验箱。要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)设计智能抢答器,使用8位按键,分别模拟抢答者位数。当在提问时所有的按键均是被封锁的,即按下无响应。在要求回答时,所有按键同时开放,当某按键最先按下时,立即保持该按键信号封锁其它所有按键,用BCD码形式显示该按键。提高部分:记录抢答过程的时间(毫秒)并显示任务安排:设计任务及要求分析方案比较及认证说明系统原理阐述,写出设计方案结构图。软件设计课题需要说明:软件思想,流程图,源程序及程序注释调试记录及结果分析、总结参考资料5篇以上摘要本课程设计分为智力竞赛抢答器的分模块设计和智力竞赛抢答器的原理图设计两个层次的设计。在本次设计中,模块设计分为锁存器设计,编码器设计,译码器设计;系统开发平台为MAX

plusⅡ

;硬件描述语是VHDL。竞赛者可以分为八组,抢答时各组对主持人提出的问题要在最短的时间内做出判断,并按下抢答按键回答问题。当第一个人按下按键后,则在显示器上显示该组的号码,同时电路将其他各组按键封锁,使其不起作用。回答完问题后,由主持人将所有按键恢复,重新开始下一轮抢答。

关键词:锁存;显示;抢答器;

目录TOC\o"1-3"\h\u260991设计任务及要求 3115301.1课题设计环境 3114301.2课题简单说明 3214692设计流程 4158772.1设计步骤 4108392.2抢答器框图分析 4180342.3抢答器原理分析 4272893设计具体操作 54313.1锁存器设计 5110003.1.1锁存器器电路框图设计 5143203.1.2锁存器电路程序设计 5146613.1.3锁存器电路仿真测试 7134383.2译码电路设计 775133.2.1译码电路框图设计 727233.2.2译码电路程序设计 8258303.2.3译码电路仿真测试 9252613.3模块整合 9109673.3.1编译 962173.3.2仿真 1078894调试与具体说明 11318855总结与体会 1313709参考文献 1424929本科生能力拓展训练成绩评定表 15

智能抢答器设计1设计任务及要求1.1课题设计环境初始条件:计算机、Max+plusⅡ、EDA实验箱1.2课题简单说明设计智能抢答器,使用8位按键,分别模拟抢答者位数。当在提问时所有的按键均是被封锁的,即按下无响应。在要求回答时,所有按键同时开放,当某按键最先按下时,立即保持该按键信号封锁其它所有按键,用BCD码形式显示该按键。本课程设计,采用以学生自主设计为主,老师指导为辅的原则,让学生有一个充分发挥自我想像的空间,尽可能使学生在这个具有创新思维、难度最高的设计环节获得更多的收益,通过该课程设计更深入更全面地提高使用Max+plusⅡ软件工具完成设计全过程的熟练程度,尤其是要提高仿真和试验开发系统的使用能力,设计最终要做出真实电路并上电检测其功能和性能指标是否达到了预定的目标,最后写出课程设计报告。

2设计流程2.1设计步骤根据实验要求并结合实际经验,获取此次课程设计的设计步骤,并以此为基础,进行接下来的设计操作。2.2抢答器框图分析 经过对实验电路描述的理解,画出本次课程设计所要达成电路的原理框图,如图2.1。2.3抢答器原理分析通过分析上面的原理框图可以得到,本次课程设计我们可以采用划分模块,运用文本设计与图形设计相结合的方式来简化我们的设计。我们可以将整个电路分为锁存器电路和译码电路两个部分来进行设计,其中抢答部分组要完成对8个小组抢答先后进行判断,而译码电路则是将抢答电路的输出进行译码,输出的信号接7段数码管,达到显示组号的目的。其中要实现抢答电路的功能,我们可以在内部定义一个使能信号,以此来达到控制的目的,当使能信号有效时,抢答电路正常工作,反之锁存器停止工作并保持当前的输出信号。最后通过将这两个模块进行组合,得出最后的电路。R1R2R3R4R1R2R3R4R5R6R7R8提示信号提示信号锁存器锁存器接译码器接译码器RSTRST图2.1抢答器原理框图

3设计具体操作3.1锁存器设计通过分析锁存器电路的功能特点,开始着手设计此模块。3.1.1锁存器器电路框图设计经过思考,得出锁存器电路计算机程序框图,如图3.1。RST=0RST=0开始输出为11111111,ENABLE=1判断ENABLE=1YN抢答器停止工作,保持当前输出不变判断输入是否变化YN将变化后的输入作为输出,ENABLE=0图3.1计算机程序框图3.1.2锁存器电路程序设计打开电脑上的Max+plusⅡ快捷图标,启动Max+plusⅡ软件平台,点击新建按钮,新建一个文版编辑器,在其中输入设计好的此模块程序,程序如下:ENTITYSUOCUNQIISPORT(RST:INSTD_LOGIC;——定义端口N1,N2,N3,N4,N5,N6,N7,N8:INSTD_LOGIC;Y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDSUOCUNQI;ARCHITECTUREbehavOFSUOCUNISSIGNALN:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALENABLE:STD_LOGIC;BEGINN<=N1&N2&N3&N4&N5&N6&N7&N8;PROCESSBEGINIFRST='0'THENY<="11111111";ENABLE<='1';ELSIFENABLE='1'THENCASENISWHEN"01111111"=>Y<="01111111";ENABLE<='0';——输入信号为11111111时,WHEN"10111111"=>Y<="10111111";ENABLE<='0';使能信号ENABLE为1,WHEN"11011111"=>Y<="11011111";ENABLE<='0';当输入信号发生改变,使WHEN"11101111"=>Y<="11101111";ENABLE<='0';能信号变为0,输出此时WHEN"11110111"=>Y<="11110111";ENABLE<='0';输入端口的值,同时电路WHEN"11111011"=>Y<="11111011";ENABLE<='0';停止工作。WHEN"11111101"=>Y<="11111101";ENABLE<='0';WHEN"11111110"=>Y<="11111110";ENABLE<='0';WHENOTHERS=>Y<="11111111";ENABLE<='1';ENDCASE;ENDIF;ENDPROCESS;END;程序输入完毕后,点击“设为当前按钮”,将此程序设为当前文件,再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器,其中芯片设置为EPF10K10LC84-4,PLASH存储器设为EPC2LC20,设置完成后确定,再将程序保存为名字为SUOCUNQI,后缀为VHD的文件,完成后点击“编译”按钮,平台编译程序开始对SUOCUNQI.VHD进行编译,若最后结果显示“0错误0警告”,则可以进行下一步仿真工作,否则则要对程序做进一步修改及调试,直到正确为止。3.1.3锁存器电路仿真测试接以上步骤,打开“新建”按钮,新建一个波形编辑器,通过右键将端口添加至波形编辑器中,将仿真结束时间设置为1.5us,然后开始绘制初始波形,完成后点击仿真,最后得到的仿真波形图如图3.2。图3.2仿真波形图分析以上的仿真波形可以发现当RST=0,输出Y被复位为FF(11111111),当RST=1时,若输入信号发生变化,则输出变为变化后的输入信号,若以后输入信号继续发生变化,输出也不做改变保持当前的值,可以看出符合电路的预期功能。3.2译码电路设计通过分析抢答器电路的功能特点,开始着手设计此模块。3.2.1译码电路框图设计经过思考,得出译码器电路计算机程序框图,如图3.3。开始输出译码结果按照预设译码规则进行译码图3.3译码电路框图3.2.2译码电路程序设计打开电脑上的Max+plusⅡ快捷图标,启动Max+plusⅡ软件平台,点击新建按钮,新建一个文版编辑器,在其中输入设计好的此模块程序,程序如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYYIMAQIISPORT(Y0:INSTD_LOGIC_VECTOR(7DOWNTO0);——定义端口SHENGYIN:OUTSTD_LOGIC;M:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDYIMAQI;ARCHITECTUREoneOFYIMAQIISBEGINPROCESS(Y0)BEGINCASEY0ISWHEN"11111111"=>M<="0111111";SHENGYIN<='0';——译码部分,根据输入信号WHEN"01111111"=>M<="0000110";SHENGYIN<='1';输出与组号对应的电平值WHEN"10111111"=>M<="1011011";SHENGYIN<='1';和蜂鸣器信号WHEN"11011111"=>M<="1001111";SHENGYIN<='1';WHEN"11101111"=>M<="1100110";SHENGYIN<='1';WHEN"11110111"=>M<="1101101";SHENGYIN<='1';WHEN"11111011"=>M<="1111101";SHENGYIN<='1';WHEN"11111101"=>M<="0000111";SHENGYIN<='1';WHEN"11111110"=>M<="1111111";SHENGYIN<='1';WHENOTHERS=>M<="0111111";SHENGYIN<='0';ENDCASE;ENDPROCESS;ENDone;程序输入完毕后,点击“设为当前按钮”,将此程序设为当前文件,再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器,其中芯片设置为EPF10K10LC84-4,PLASH存储器设为EPC2LC20,设置完成后确定,再将程序保存为名字为YIMAQI,后缀为VHD的文件,完成后点击“编译”按钮,平台编译程序开始对YIMAQI.VHD进行编译,若最后结果显示“0错误0警告”,则可以进行下一步仿真工作,否则则要对程序做进一步修改及调试,直到正确为止。3.2.3译码电路仿真测试接以上步骤,打开“新建”按钮,新建一个波形编辑器,通过右键将端口添加至波形编辑器中,将仿真结束时间设置为2.0us,然后开始绘制初始波形,完成后点击仿真,最后得到的仿真波形图如图3.4。图3.4仿真波形图通过观察以上仿真波形图,可以轻易看出译码器能够按照预想的译码规则进行工作,当抢答信号输入译码器后,译码器输出可以准确得出此小组的编号,并输出高电平信号(可接蜂鸣器),由此看出符合电路预期功能。3.3模块整合3.3.1编译设计好以上两个模块后,打开Max+plusⅡ软件,点击“新建”按钮,新建一个图形编辑器,通过鼠标右键导入经过编译形成的两个名为SUOCUNQI.SYM和YIMAQI.SYM的文件(锁存器和译码器的模块文件),同时添加进需要的输入输出端口,然后进行连线级端口名字的更改,完成后点击“设为当前”按钮,将此文件设为当前文件,再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器,其中芯片设置为EPF10K10LC84-4,PLASH存储器设为EPC2LC20,设置完成后确定,再将程序保存为名字为QIANGDAQI,后缀为GDF的文件,完成后点击“编译”按钮,平台编译程序开始对QIANGDAQI.GDF进行编译,若最后结果显示“0错误0警告”,则可以进行下一步仿真工作,否则则要对程序做进一步修改及调试,直到正确为止。得出的整合电路图如图3.5。图3.5整合电路图3.3.2仿真接以上步骤,打开“新建”按钮,新建一个波形编辑器,通过右键将端口添加至波形编辑器中,将仿真结束时间设置为2.0us,然后开始绘制初始波形,完成后点击仿真,最后得到的仿真波形图如图3.6。图3.6仿真波形图通过观察并分析以上波形图。可以发现锁存器电路与译码器电路均工作正常,当有一小组按下抢答器后,输出一个接蜂鸣器的高电平,接7段数码显示译码器的信号显示组号,对后来按下抢答器的小组不做反应,最后通过复位信号复位后又可以进行下一轮的抢答,由此可以判定抢答器的电路功能基本正常,可以开始下一步的实物检测。

4调试与具体说明通过以上步骤,自己所设计的电路可以进行最后的实物检测了。打开实验室电脑,将自己设计的电路文件夹拷入电脑中,运行Max+plusⅡ软件后,再连接好实验箱电源线及实验箱与电脑之间的信号传输线,打开实验箱电源,在Max+plusⅡ软件上找到下载程序选项,将拷入文件夹中的QIANGDAQI.POF文件添加进下载列表,点击下载按钮,开始下载文件(此时实验箱上面个的指示灯处于闪烁状态),下载完成后,关闭实验箱电源,通过单击菜单栏“Max+plusⅡ”→“FloorplanEditor”打开端口分配图,然后按照端口分配图进行连线。其中RST、N1、N2、N3、N4、N5、N6、N7、N8所分配的端口分别接上实验箱上面的按钮开关,M0、M1、M2、M3、M4、M5、M6分别对应接7段数码显示译码器的a、b、c、d、e、f、g端口,SHENGYIN所分配的端口接蜂鸣器,编译保存如图4.1。图4.1端口分布图完成接线后,打开实验箱电源,按下复位按钮,数码管显示0,蜂鸣器无声音;按下1,数码管显示1,蜂鸣器发声;复位后按下2,数码管显示2,蜂鸣器发声;复位后按下3,数码管显示3,蜂鸣器发声;复位后按下4,数码管显示4,蜂鸣器发声;复位后按下5,数码管显示5,蜂鸣器发声;复位后按下6,数码管显示6,蜂鸣器发声;复位后按下7,数码管显示7,蜂鸣器发声;复位后按下8,数码管显示8,蜂鸣器发声;若按下某一组对应的按钮后,再按下另几组对应的按钮,此时数码管显示的数为第一次按下按钮对应的组数。通过以上观察实验现象,可以证实实验电路功能的完整性,可以经指导老师检查验收,进行课程设计报告的整理及书写。

5总结与体会在此次课程设计中,我们小组自行设计出真实电路,并上电检验其功能是否达到预定的目标,完成课程设计报告,达到了此次课程设计的目的。在设计的过程中,我从系统顶层模块的划分、各功能模块的硬件语言描述(编程)、各模块及整体电路仿真、到最后下载到可编程器件实现真实的电路,亲自体验了一次采用现代电子设计自动化技术完成一个电子系统设计的全过程。得到了一次自主使用VHDL语言描述电路功能的训练机会,从而提高对VHDL语言的使用能力,加深对仿真在设计中

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论