2021年成都大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)

2021年成都大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、采用指令Cache与数据Cache分离的主要目的是（）。Cache的缺失损失Cache的命中率CPU平均访存时间D.2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。A.8M B.16MB C.16M D.8MB3、在补码一位乘中，若判断位YnYn+1=01，则应执行的操作为（）。

，然后右移一位

补，然后右移一位补[x]

，然后左移一位补，然后左移一位补4/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为57位（均含两位符号位）x=2×29/32，y=25×5/8xty的最终结果是（）。A.001111100010B.001110100010C.010000010001发生溢出5、下列关于进制的说法中正确的是（）。I.任何二进制整数都可用十进制表示Ⅱ.任何二进制小数都可用十进制表示Ⅲ.任何十进制整数都可用二进制表示IⅣ.任何十进制小数都可用二进制表示A.I、Ⅲ B.、ⅡⅢ 、Ⅱ、Ⅲ、Ⅳ 、6、下列有关总线定时的叙述中，错误的是（）。异步通信方式中，全互锁协议最慢异步通信方式中，非互锁协议的可靠性最差同步通信方式中，同步时钟信号可由各设备提供半同步通信方式中，握手信号的采样由同步时钟控制7、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit264MB/s B.20bit254MB/s C.20bit264MB/sD.32bit254MB/s8、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/OCPU50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。A.55s B.60s C.65s D.70s9、下列描述中，正确的是（）。A.控制器能理解、解释并执行所有指令以及存储结果B.所有数据运算都在CPU的控制器中完成C.ALU可存放运算结果D.输入、输出装置以及外界的辅助存储器称为外部设备10、从一条指令的启动到下一条指令启动的时间间隔称为（）A.时钟周期B.机器周期C.节拍D.指令周期11、微程序控制器中，机器指令与微指令的关系是（）。一条机器指令由一条微指令来执行C.一段机器指令组成的程序可由一个微程序来执行D.每一条微指令由一条机器指令来解释执行12CMIPS中寄存器进行了以下对应：变量fgh、i、i$s0，$s1，$s2，$s3，$s4C赋值语句编译后生成如下汇编代码序列：add$s0,$s1,$s2，add$t1,$s3,$s4sub$s0,$t0,$t1请问这条C赋值语句是（）。A.f=（g+i）-（h+i） B.f=（g+j）-（h+i）C.f=（g+h）-（j+i） D.+i）-（g+h）13、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（）。A.EA=D+（IX）B.EA=（D）+（IX）C.EA=（D+（IX））D.EA=D+IX14、对于字符显示器，主机送给显示器的应是显示字符的（）A.ASCI码B.列点阵码C.BCD码D.行点阵码15、下列有关I/O接口的叙述中，错误的是（）。状态端口和控制端口可以合用同一个寄存器I/OCPUI/O端口端口地址和主存地址可能相同D.I/O二、填空题16、存储 并按 顺序执行，这是诺依曼型计算机的工作原理。17、指令寻址的基本方式有两种方式和 方式。18、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于 类指令这类指令在指令格式中所表示的地址不的地址，而的地址。19、·计算机硬件包、 、 适配器，输入输出设备。20、移码表示法主要用于表示浮点数码，以利于比较两数的大小和行操作。21、CPU能直接访和 但不能直接访问磁盘和光盘。22、闪速存储器能提供高性能、低功耗、高可靠性以能力，因此作于便携式电脑中。23、虚拟存储器指的层次，它给用户提供了一个比实空间大的多 空间。24、中断处理需要有中。中断 产生，中等硬件支持。25、汉字、 、 是计算机用于汉字输入、内部处理、输出三种同用途的编码。三、名词解释题、规格化数：、向量地址：28、助记符：29、硬连线逻辑：四、简答题30、I/0设备与主机交换信息时，共有哪几种控制方式。简述他们的特点。31、总线的分类方法主要有哪几种？请分别按这几种法说明总线的分类。32、何谓分布式仲裁方式？33、什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？五、计算题34、某计算机的CPU主频为500MHz，所连接的某外设的最大数据传输率为20KB/s，该外设接口中有一个16位的数据缓存器，相应的中断服务程序的执行时间为500个时钟周期。请回答下列问题：CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为多少？若该外设的最大数据传输率是2MB/s，则可否用中断方式进行输入输出？35、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？36、已知两个实数x=-68，y=-8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是32位寄存器。请问（要求用十六进制表示二进制序列）：寄存器A和B中的内容分别是什么？x和yC中，寄存器C中的内容是什么？x和yD中，寄存器DfloatIEEE754单精度格式。六、综合题37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。请回答下列问题。图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？将块号为4099CacheCache组号是多少？对应的H字段内容是什么？Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？为什么Cache可以采用直写（WriteThrough）策略，而修改页面内容时总是采用回写（WriteBack）策略？38、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。试问：流水线的操作周期应设计为多少？试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），析第2条指令要推迟多少时间进行才不会出错？3）如果在硬件设计上加以改进，至少需要推迟多少时间？39、某机器字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。如果主存可直接或间接寻址，采用寄存器-存储空间是多少？试画出指令格式。在1）的基础上，如果采用通用寄存器作为基址寄存器，则上述寄存器-存储器型指令的指令格式又有何特点？画出指令格式并指出这类指令可访问多大的存储空间。参考答案一、选择题、D、C、B4、D、B、C、A、D、D10、D、B、C13、D1XIX的话那就变成了寄存器间接寻址了、A、D二、填空题16、程序地址17、字向位向18、程序控制类操作数下一条指令19、运算器存储器控制器20、阶码指对阶21、cache主存22、瞬时启动固态盘23、主存--外存主存虚拟地址24、优先级仲裁向量控制逻辑25、输入编码内码字模码三、名词解释题26、规格化数：在浮点数据编码中，为使浮点数具有唯一的表示方式所作的规定，规定尾数部分用纯小数形式给出，而且尾数的绝对值应大于1/R，即小数点后的第一位不为零。27、向量地址：中断方式中由硬件产生向量地址，可由向量地址找到入口地址。28、助记符：用容易记忆的符号来表示指令中的操作码和操作数.29、硬连线逻辑：一种控制器逻辑，用一个时序电路产生时间控制信号，采用组合逻辑电路实现各种控制功能。四、简答题30CPUI/0设备是否已做好准备，I/02.CPUI/0设备后，不查询设备是否已准备就绪，继续执行自身程序，只是当I/0CPU发出中断CPU3.直接存储器存取方式主存I/0I/0设备交换信息时，无需调用中断服务程序4.I/05.I/0处理机方式31、答：A、按时序控制方式分为：同步总线（含同步扩展总线），部总线。32、答：分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上33、答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。五、计算题34、解析：因为该外设接口中有一个16位数据缓存器，所以，若用中断方式进行输入/出，可以每16位进行一次中断请求，因此，中断请求的时间间隔为2B/20KB/s=100μs.对应的中断服务程序的执行时间为：（1/500MHz）×500=1𝜇s。因为中断响应过程就是执行条隐指令的过程，所用时间相对于中断处理时间（执行中断服务程序的时间）而言，几乎可以忽略不计，因而整个中断响应并处理的时间大约为1𝜇s多一若用中断方式进行该设备的输入/输出，则该设备持续上作期间，CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为1/100=1%。2MB/s106×2B/2MB=1𝜇s。而整个中断响应并处理的时间大约为1𝜇s多一点，中断请求的间隔时间小于中断响应和处理时间，即中断处理还未结束就会有该外设新的中断到来，因此不可以用中断方式进行该外设的输入输出35、解：首先1MB=8Mhit（为了在后面的计算中单位统一）按字节寻址时，寻址范围为：8Mbit/8bit=lMB。按半字寻址时，寻址范围为：8Mbit/16bit=512KB。按字寻址时，寻址范围为：8Mbit/32bit=256KB。按双字寻址时，寻址范围为：8Mbit/64bit=128KB。36、解析：floatIEEE754单精度格式。x=-68=-（1000100）2=-1.0001×26，符号位为l，阶码为127+6=128+5=（10000101）2，尾数为1.0001，所以小数部分为00010000000000000000000，合起来整个浮点数表示为11000010100010000000000000000000，写成十六进制为C2880000H。1，阶码为1.00001，所以小数部分为00001000000000000000000，合起来整个浮点数表示为11000001000001000000000000000000，写成十六进制为Cl040000H。两个浮点数相加的步骤如下。①对阶：Ex=10000101，Ey=10000010，则[Ex-Ey]补=[Ex补+[-Ey补=10000101+01111110=00000011y=-0.00100001×26。②尾数相加：x的尾数为-1.000100000000000000000，y的尾数为-0.00100001000000000000000。用原码加法运算实现，两数符号相同，做加法，结果为-1.001100010000000000000000000。即x加y的结果为-1.00110001×24，所以符号位为1，尾数为00110001000000000000000，阶码为127+6=128+5，即10000101，合起来为11000010100110001000000000000000，转换为十六进制形式为C2988000H。所以寄存器C中的内容是C2988000H。两个浮点数相减的步骤同加法，对阶的结果也一样，只是尾数相减。尾数相减：x的尾数为-1.00010000000000000000000，y的尾数为-0.00100001000000000000000。用原码减法运算实现，两数符号相同，做减法。符号位取大数的符号，为1：数值部分为大数加小数负数的补码，即1.00010000000000000000000+1.11011111000000000000000=0.111011110000000000000002x减y的结果为-0.11101111×26=-1.1101111×25，所以符号位为1，尾数为11011110000000000000000，阶码为127+5=128+4=（10000100），合起2来为11000010011011110000000000000000，转换为十六进制形式为C26F0000H。所以寄存器D中的内容是C26F0000H。六、综合题37、解析：1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存块大小为64B，故G=6。2路组相联，每组数据区容量有64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。TLB中标记字段B的内容是虚页号，表示该TLB项对应哪个虚页的页表项。2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。Cache而Cache缺失只访问主存。因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。38、解