常用的时序逻辑模块电路

常用的时序逻辑模块电路寄存器和移位寄存器寄存器移位寄存器移位寄存器应用实例计数器计数器分类1位计数器异步计数器同步计数器时序电路综合应用8.1寄存器和移位寄存器寄存器移位寄存器移位寄存器原理移位寄存器74164双向移位寄存器T4194移位寄存器应用实例实例1—并行—串行数据转换实例2—串行—并行数据转换实例3—构成扭环计数器实例4—构成脉冲分配器实例5—构成串行加法器返回1.寄存器寄存器：寄存器用于存储一组二进制数。一个触发器可以存储一位二进制数，N个触发器组成的寄存器可以存储N位二进制数。常用的寄存器有74LS273(8D触发器组成，有清零端)、74LS397(四位)、74LS378(六位)、74LS377(八位)等。D触发器组成的4位寄存器工作原理：

当时钟信号的上升沿到来时，D触发器的输入被锁存，寄存器的输出就是输入数据D（D3D2D1D0）

。

电路中，输入数据是由CP控制同时被琐存到触发器中，输出也基本上是同时给出的，触发器的这种工作方式叫做并行输入、并行输出方式。返回2.移位寄存器移位寄存器原理RS触发器组成的移位寄存器移位寄存器74164双向移位寄存器T4194返回移位寄存器原理

移位寄存器除了具有寄存器的功能外，还有移位功能。即所存储的代码在时钟信号的作用下可实现左移或右移。主要用于数据的串-并行转换，数据运算（乘、除等）。常用的有74164、74194、CD4015等。移位寄存器可由RS触发器、D触发器或JK触发器组成。RS触发器组成的移位寄存器已知RS触发器的表达式：Qn+1=S+RQnS•R=0如果S=R，则：Qn+1=S+SQn=S这时的RS触发器相当于D触发器，S即是D。并行输出

图中，RS触发器相当于D触发器，时钟信号到来，触发器的状态Q取决于D（S）。

串行输入数据在时钟信号CP的作用下，逐位输入。并且每来一个时钟信号，输入及Q0Q1Q2Q3的状态就向前传递一次（右移）。经过4个时钟信号作用后，4位串行数据被全部移入到寄存器中，从Q3Q2Q1Q0可得到4位并行输出--串并转换。再经过4个时钟作用，存储在Q3Q2Q1Q0中的数据又逐位从串行输出端全部移出--并串转换。RS触发器组成的移位寄存器工作原理RS触发器组成的移位寄存器状态转换表：移位寄存器74164A、B：串行数据输入端Cr：异步清零端CP：时钟端74164时序图双向移位寄存器T4194双向移位寄存器T4194功能S0=F0=S1•S0•Q0+S1•S0•DSR+S1•S0•Q1+S1•S0•D0电路由四个RS触发器、四个4-1MUX和一些门电路组成。DIL：左移输入DIR：右移输入S1S0：功能选择Cr：清零CP：时钟，上升沿触发D0D1D2D3：并行输入Q0Q1Q2Q3：并行输出Q0：左移位输出Q3：右移位输出S1=F1=S1•S0•Q1+S1•S0•Q0+S1•S0•Q2+S1•S0•D1S2=F2=S1•S0•Q2+S1•S0•Q1+S1•S0•Q3+S1•S0•D2S3=F3=S1•S0•Q3+S1•S0•Q2+S1•

S0•DSL+S1•S0•D3根据电路可列出四个触发器输入S的表达式如下：双向移位寄存器T4194功能表：双向移位寄存器T4194功能扩展用2片T4194扩展成的一个8位双向移位寄存器：返回3.移位寄存器应用实例实例1—并行—串行数据转换实例2—串行—并行数据转换实例3—构成扭环计数器实例4—构成脉冲分配器实例5—构成串行加法器返回实例1—并行—串行数据转换实例2—串行—并行数据转换实例3—构成扭环计数器扭环计数器状态表实例4—构成脉冲分配器CD4015功能表CD4015构成脉冲分配器CPQ0Q1Q2Q3CPQ0Q1Q2Q3Q0Q1Q2Q3CrQ0Q1Q2Q3Cr实例5—构成串行加法器8.2计数器计数器分类1位计数器异步计数器异步二进制计数器异步十进制计数器异步计数器功能扩展任意进制的异步计数器同步计数器同步二进制计数器同步十进制计数器计数器应用实例返回8.2.1.计数器分类

计数器的基本功能是记录某些输入信号的次数按时序：同步计数器--时钟信号到来时触发器状态同时翻转。异步计数器--触发器状态不同时翻转。计数器种类很多，可分为如下几类：按加减：加计数器--随计数脉冲做递加计数。减计数器--随计数脉冲做递减计数。按数字的编码方式：二进制计数器十进制计数器十二进制计数器六十进制计数器返回8.2.2.1位计数器用JK触发器组成的一位计数器：J=K=1用D触发器组成的一位计数器：D=Q1位计数器分析

按照二进制加法规则，如果触发器状态已经为1，则再有时钟信号到来时，状态应回0，并向高位送出进位信号（以使下一个触发器状态翻转）。所以，由上升沿触发的触发器构成一位计数器其进位信号是Q，而由下降沿触发的触发器构成一位计数器其进位信号是Q。同理可标出借位信号。返回8.2.3.异步计数器异步二进制计数器异步二进制加计数器集成异步二进制计数器异步十进制计数器异步十进制计数器7490可预置数的集成异步十进制计数器74176异步计数器功能扩展任意进制的异步计数器异步复位法异步置数法返回1.异步二进制计数器

同理，对于上述D触发器，如果把Q作为下一个触发器的时钟信号，构成减计数器；把Q作为下一个触发器的时钟信号，构成加计数器。

如果把上述JK触发器的输入J和K都接高电位，可构成一位计数器，并且Q是进位输出，Q是借位输出。如果把Q作为下一个触发器的时钟信号，则可构成多位二进制加计数器，如果把Q作为下一个触发器的时钟信号，则可构成多位二进制减计数器。

一个触发器可作为一位二进制计数器，则适当连接N个触发器可构成N位二进制计数器。用JK触发器组成的异步二进制加计数器

电路中，每一个JK触发器都接成一位计数器，低位触发器的输出Q作为下一个触发器的时钟信号（下降沿触发）。

CP0=CP CP1=Q0 CP2=Q1 CP3=Q2 J0=K0=1 J1=K1=1 J2=K2=1 J3=K3=1 Q3Q2Q1Q0：计数输出

Q3

：进位输出

Rd

：异步复位四位二进制加计数器状态转换表状态转换表：四位二进制加计数器时序图从时序图看出：Q0的周期是CP的2倍，Q0叫2分频输出端。Q1的周期是CP的4倍，Q1叫4分频输出端。Q2的周期是CP的8倍，Q2叫8分频输出端。Q3的周期是CP的16倍，Q3叫16分频输出端。由JK触发器组成的二进制减计数器状态转换表：D触发器组成的异步二进制计数器由D触发器组成的减计数器：由D触发器组成的加计数器：集成异步二进制计数器74293逻辑电路74293功能：R1、R2：复位信号，

R1和R2同时为“1”时输出被清零。Q0

是1bit计数器；Q3Q2Q1

是3bit计数器；如果把CP1接Q0，则Q3Q2Q1Q0组成4bit

二进制计数器。符号：可预置数的集成异步二进制计数器74177功能：Rd：复位信号；

C/L：置数/计数信号；DCBA：置数输入；QdQcQbQa：计数输出CP1，CP2：时钟端电路符号2.集成异步十进制计数器7490以CP0为计数脉冲，Q0为输出，得到一位二进制计数器；以CP1为计数脉冲，Q3Q2Q1为输出，得到5进制计数器，计数状态为（Q3Q2Q1）：000001010011100，Q3为CP1的5分频输出；R1、R2：清零端；S1、S2：置9端；把CP1与Q0接在一起，以CP0为计数脉冲，Q3Q2Q1Q0为输出，则为8421BCD码十进制计数器；把CP0与Q3接在一起，以CP0为计数脉冲，Q3Q2Q1Q0为输出，则为8421BCD码十进制计数器。7490的两种接法CP1与Q1相连构成8421BCD码CP0与Q3相连构成5421BCD码可预置数的集成异步十进制计数器7417674176是7490的功能扩展。各信号功能与74177相同。3.异步计数器功能扩展异步计数器功能扩展4.任意进制的异步计数器

如果已有N进制计数器，要得到一个M进制计数器，只要N>M，令N进制计数器在计数过程中，计满M个状态后，跳过剩余N-M个状态，即可得到M进制计数器。实现状态跳跃的方法一般有两种：异步复位法和异步置数（位）法。

从降低成本考虑，集成电路的成本必须有足够大的批量。目前生产销售的定型集成电路中，仅有应用最多的4位二进制、十进制、八位二进制等几种计数器。在需要其他进制计数器时，只能用现有的计数器产品经过外电路连接得到。异步复位法--利用计数器的复位端实现原理：设原有的计数器是N进制的，共有S0~SN-1个状态。从S0开始计数，接收M个计数脉冲后进入SM状态。如果这时候利用SM状态产生一个复位信号将计数器复位（置成S0状态），即可跳过N-M个不需要的状态。由于这时的计数器在SM状态上停留时间非常短，可把SM看成是暂态，其稳定的状态只有S0~SM-1共M个。所以是一个M进制计数器。异步复位法原理图暂态异步置数法--利用计数器的置数端实现置数法与复位法不同，它是利用给计数器重复置入某个数值的方法跳过（N-M）个不需要的状态，从而获得M进制计数器的。置数操作可在任何状态下进行。暂态任意进制计数器设计实例实例1—7490构成6进制计数器实例2—7490构成2~10进制计数器实例3—7490构成的100进制计数器实例4—7490构成的60进制计数器实例5—74177组成12进制计数器返回实例1—7490构成6进制计数器

根据异步复位法，利用0110状态产生复位信号R1，R2，使状态返回到0000。实例2—7490构成任意进制计数器7490构成任意进制计数器—复位法7490构成任意进制计数器—置位法实例3—7490构成100进制计数器Q3Q2Q1Q0：个位数的8421BCD码Q7Q6Q5Q4：十位数的8421BCD码个位数每计满10个脉冲，Q3输出一个下降沿，使T4290（2）CP0有效，Q7Q6Q5Q4加1。Q7Q6Q5Q4计满10个脉冲，整个计数器回零，并从Q7端输出一个下降沿，可作为进位输出。进位实例4—7490构成60进制计数器先用7490构成100进制计数器，在100进制计数器的基础上用异步复位法实现60进制。如图所示，计数到60时R1、R2有效（高电位），使两片7490都复位。计数器的稳定状态为：0~59，共60个。实例5—74177组成12进制计数器(1)试用74177组成一个12进制计数器，计数顺序为：

0100，0101、0110、0111、1000、1001、1010、1011、

1100、1101、1110、1111。(2)试用74177组成一个12进制计数器，计数顺序为：0000~1011解：(1)根据题目要求，不能用异步复位法。可用异步置数法，当计数器计到状态0000时，产生置数信号，把数据

0100置入计数器。如图：0000是不稳定状态。实例5—74177组成12进制计数器A：异步复位法利用QdQc产生复位信号Rd。B：异步置数法利用QdQc产生低电平，使置数信号有效，把0000置入计数器中。(2)根据题目要求,可用两种方法：返回8.2.4同步计数器同步二进制计数器同步二进制加计数器同步二进制减计数器同步二进制加/减计数器（可逆计数器）同步十进制计数器同步十进制加计数器同步二进制减计数器同步二进制加/减计数器（可逆计数器）计数器应用实例返回1.同步二进制计数器同步二进制加计数器同步二进制加计数器原理集成同步4位二进制加计数器74161集成同步4位二进制加计数器74163同步二进制减计数器同步二进制加/减计数器（可逆计数器）同步二进制加/减计数器74191双时钟同步二进制可逆计数器74193返回(1)同步二进制加计数器原理

如果用T触发器构成同步计数器，则第i位触发器的输入T表达式应为：Ti=Qi-1Qi-2···Q1Q0i=1，2，··· n-1而最低位每计入一个脉冲状态翻转一次。所以一个同步4位二进制加计数器每个T触发器的输入表达式为：

T0=1

即J0=K0=1 T1=Q0

即J1=K1=Q0 T2=Q1Q0

即J2=K2=Q1Q0 T3=Q2Q1Q0

即J3=K3=Q2Q1Q0

在n位二进制加法中，如果第i位以前各位都为1，则低位再计入1（有脉冲到来）时，第I位状态翻转。同步二进制加计数器原理图时钟信号到来时，Q3Q2Q1Q0随T3T2T1T0翻转。同步二进制加计数器状态转换表

集成同步二进制加计数器74161Q3Q2Q1Q0：计数输出C：进位输出LD：置数信号（同步）D3D2D1D0：置数输入Rd：异步复位信号S1S2：功能选择信号CP：计数脉冲输入端符号：功能表：（74160功能表与此相同）74161时序图集成同步4位二进制加计数器74163功能表：（74162功能表与此相同）Rd：同步复位信号其它同74161符号：74163时序图74163构成2~16进制计数器同步计数器扩展(2)同步二进制减计数器原理

在n位二进制减法中，如果第i位以前各位都为0，则低位再计入0（有脉冲到来）时，第i位状态翻转。如果用T触发器构成同步计数器，则第i位触发器的输入T表达式应为：

Ti=Qi-1Qi-2···Q1Q0

i=1，2，··· n-1最低位每计入一个脉冲状态翻转一次。所以一个4位二进制减计数器每个T触发器的输入表达式为：

T0=1

即J0=K0=1 T1=Q0

即J1=K1=Q0 T2=Q1Q0

即J2=K2=Q1Q0 T3=Q2Q1Q0

即J3=K3=Q2Q1Q0同步二进制减计数器原理电路：时钟信号到来时，Q3Q2Q1Q0随T3T2T1T0翻转。

(3)同步二进制加/减计数器74191单时钟同步二进制加/减计数器74191：D0D1D2D3：并行数据输入；Q0Q1Q2Q3：计数输出；D/U：加/减控制信号(down/up)；LD：置数信号（异步）；EN：计数使能信号；RCO：行波时钟输出。加计数值最大(1111)或减计数值最小(0000)时输出低电位，否则输出高电位；MAX/MIN：加计数值最大(1111)或减计数值最小(0000)时输出高电位，否则输出低电位。74191时序图74191扩展成8位可逆计数器异步扩展同步扩展74191扩展成8位加-减-加计数器双时钟同步二进制可逆计数器74193CP+：加计数时钟CP-：减计数时钟Rd：复位，高有效（异步）OC：进位输出OB：借位输出LD：置数信号D0D1D2D3：并行输入数据Q0Q1Q2Q3：输出符号：74193时序图可逆计数器193异步扩展2.同步十进制计数器同步十进制加计数器同步十进制加计数器原理集成同步十进制计数器74160集成同步十进制计数器74162同步十进制减计数器同步十进制加/减计数器（可逆计数器）同步十进制加/减计数器74190双时钟同步十进制可逆计数器74192返回(1)同步十进制加计数器原理原理电路电路驱动方程：J0=K0=1J1=K1=Q0Q3J2=K2=Q0Q1J3=K3=Q0Q1Q2+Q0Q3状态方程：Q0n+1=

Q0Q1n+1=Q0Q3Q1+Q0Q3Q1Q2n+1=Q0Q1Q2+Q0Q1Q2Q3n+1=(Q0Q1Q2+Q0Q3)Q3+(Q0Q1Q2+Q0Q3)Q3同步十进制计数器状态转换表集成同步十进制计数器74160Q3Q2Q1Q0：计数输出C：进位输出LD：置数信号（同步）D3D2D1D0：置数输入Rd：异步复位信号S1S2：功能选择信号CP：计数脉冲输入端符号：74160功能表（74161功能表与此相同）74160时序图集成同步十进制计数器74162功能表：（74162功能表与此相同）Rd：同步复位信号，其它同74163。74162是十进制计数器，当计到9时进位输出变为高电平。符号：（2）同步十进制减计数器J0=K0=1J1=K1=Q0(Q1Q2Q3)J2=K2=Q0Q1(Q1Q2Q3)J3=K3=Q0Q1Q2(3)单时钟同步十进制可逆计数器74190D/U：加/减控制信号(down/up)LD：置数信号（异步）EN：计数使能信号RCO：行波时钟输出。加计数计数值达到最大(1001)或减计数计数值最小(0000)时输出低电位，否则输出高电位。MAX/MIN：加计数计数值达到最大（1001）或减计数计数值最小（0000）时输出高电位，否则输出低电位。7419074190时序图双时钟同步十进制可逆计数器74192CP+：加计数时钟CP-：减计数时钟Rd：复位，高有效（异步）OC：进位输出OB：借位输出LD：置数信号D0D1D2D3：并行输入数据Q0Q1Q2Q3：输出符号：7419274192时序图3.计数器应用实例试用两片74162设计一个24进制的计数器，计数状态为：00010202······23。功能表和符号如下图。解：分析：由于所要求的计数顺序是从00到23，所以必须先把两片