基于FPGA出租车计价器设计报告(LCD显示)

《CPLD/FPGA原理及应用课程设计》课程设计报告题目：出租车计价器院（系）：信息科学与工程学院专业班级：学生姓名：学号：指导教师：CPLD/FPGA原理及应用课程设计任务书目录1．前言…………………1页码2．课程设计目的………………………2页码3．课程设计题目描述和要求…………………2页码4．课程设计报告内容…………………2页码4.1分屏模块电路………………………2页码4.2计程模块电路………………………3页码4.3计费模块电路………………………4页码4.4LCD显示屏的输入时钟电路………4页码4.5LCD显示屏模块电路………………5页码5．各模块源代码………………………6页码5.1分频模块源代码……………………6页码5.2LCD分频模块源代码………………7页码5.3计程模块源代码……………………8页码5.4计费模块电路………………………9页码5.5LCD显示模块源代码………………12页码6．总结与体会…………18页码参考文献………………19页码（要求：目录题头用三号黑体字居中书写，隔行书写目录内容。目录中各级题序及标题用小四号黑体） 11.前言随着出租车行业的发展，对出租车计费器的要求也越来越高。最近几年出租车行业发展迅速，在全国有几千万家出租车公司。因此出租车计费器市场是庞大的。而出租车计费器成为不可缺少的一部分。出租车计价器是出租车营运收费的专用智能化仪表,随着电子技术的发展,出租车计价器技术也在不断进步和提高。国内出租车计价器已经经历了4个阶段的发展。从传统的全部由机械元器件组成的机械式,到半电子式即用电子线路代替部分机械元器件的出租车计价器;再从集成电路式到目前的单片机系统设计的出租车计价器,以及FPGA计价器.出租车计价器计费是否准确,运数据的管理是否方便都是人们最关注的。该计价器能实现按时间和里程综合计算车价，能显示里程、总车价等相关信息显示。信息社会的现代电子产品，性能越来越高，复杂度越来越大，更新步伐也越来越快。实现这种进步的主要原因就是微电子技术和电子技术的发展。而电子技术的发展后者的核心就是电子设计自动化技术。EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。没有EDA技术的支持，想要完成超大规模集成电路的设计制造是不可想象的；反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。本设计采用VerilogHDL语言来设计实现出租车计费系统，具有良好的电路行为描述和系统描述的能力,并在语言易读性和层次化、结构化设计方面,表现了强大的生命力和应用潜力。源程序经ALTERA的QuartusII9.0软件调试优化,通过下载到特定芯片后，可应用于实际的出租车计费系统中。本次课程设计巩固和运用了所学课程，通过理论联系实际，提高了分析、解决技术实际问题的独立工作能力，通过对一个出租车计费器的设计，进一步熟悉了数字电路系统设计、制作与调试的方法和步骤。 42.课程设计目的1.学会在QuartusII环境中运行VHDL语言设计方法构建具有一定逻辑功能的模块，并能运用图形设计方法完成顶层原理图的设计。2.掌握出租车计价器的主要功能与在FPGA中的实现方法。3设计题目和要求：1.实现计费功能。按行驶里程计费，车行驶后按1.0元/km计费，当计费器达到或超过20元时，每千米加收50%的车费；2.设计数码管动态扫描电路，将车费和路程显示出来，有一位小数。3.实现预置功能：能预置起步费、每公里收费、车行加费里程。4.用VHDL语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路。5.完成电路全部设计后，通过实验下板载验证设计的正确性。4.课程设计报告内容4.1分频模块电路此模块的功能是对总的时钟进行分频，分出的频率是让计数器用的，因为总的时钟是50M的。设计该模块的时候用了一个32位的计数器，当计数器计到25_000000的时候产生时钟。在仿真的时候为了快速的方便观察，设计了一个50M分频的电路。4.2计程模块电路此模块的功能是计算出租车行驶的路程。在出租车启动并行驶的过程中，当时钟clk是上升沿的时候，系统即对路程计数器km0,km1的里程计数器进行加计数。其模块如下：4.3计费模块电路费用计数器模块用于出租车启动后，根据行驶路程和等待时间计算费用。时间每满1秒，费用计数器加1元。行驶路程超过20公里按1.5元/km计费4.4LCD显示屏的输入时钟电路此模块的功能是对总的时钟进行分频，分出的频率是让计数器用的，因为总的时钟是50M的。设计该模块的时候用了一个32位的计数器，当计数器计到50的时候产生时钟。在仿真的时候为了快速的方便观察，设计了一个100分频的电路。4.5LCD显示屏模块电路LCD的显示有两种显示方式动态显示与静态显示，由于在本文中用到了LCD的静态显示和动态显示，在时钟的控制下，当CLK为高电平的时候把费用，公里，时间译码输出。4.6整体顶层模块电路以上单元模块设计完毕，通过每个单元模块代码的设计以及仿真验证每个模块的真确性，为确保后面整体模块电路的正确性奠定了基础。各模块设计仿真实现后，可分别创建成元件符号。顶层就是将各分模块用VerilogHDL语言或者是图形方法连接起来，便可实现系统电路。其VerilogHDL源代码详见其附录。其生成的顶层原理图如下所示：5单元模块VerilogHDL源代码5.1计数器的分频模块VerilogHDL源代码libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitypin1hzis port(clkin: in std_logic; reset:INSTD_LOGIC; clkout: out std_logic);endpin1hz;architectureaofpin1hzisbeginprocess(clkin)variablecnttemp:integerrange0to49999999;begin ifclkin='1'andclkin'eventthen ifcnttemp=49999999thencnttemp:=0; else ifcnttemp<25000000thenclkout<='1'; elseclkout<='0'; endif; cnttemp:=cnttemp+1; endif; endif;endprocess;enda;5.2LCD的分频模块VerilogHDL源代码5.3计程模块VerilogHDL源代码5.4计费模块VerilogHDL源代码5.5LCD显示模块VerilogHDL源代码6.总结与体会通过学习了数字数字系统设计和VerilogHDL语言，对EDA技术有了一些了解，但那厚厚的一本书讲的都是理论的东西。通过这本次课程设计，我才把学到的东西与实践相结合。从中对所学的知识有了更进一步的理解。刚开始拿到这题目的时候感觉还是有难度，但着手设计时，慢慢查询资料后感觉不是很难，但在设计时又现了许多细节上的问题。对QuartusII操作流程还不到位，通过自己网上看QuartusII软件基操作视频，首先把Quartus的功能和各操作用途功能详细的了解了一遍，这使我大添信心能把设计做出来，相信只有细心、耐性才能把设计搞好，在这次的出租车计价器设计中，对Verilog模块的基本结构和基本语法更为熟悉。在设计程序时，不能妄想一次就将整个程序设计好，反复修改、不断改进是程序设计的必经之路，要养成注释程序的好习惯，一个程序的完美与否不仅仅是实现功能，而应该让人一看就能明白你的思路，这样也为交流提供了方便，为以后编程打下基础。为期两周的EDA课程设计已经结束，从挑选课设题目，查阅资料，到研究出总体设计，详细设计，再到最后的编程上机调试，修改程序，完善程序，收获颇多。锻炼了自己独立发现问题、分析问题和通过查看相关资料来解决问题的能力。使自己扩大了知识面，提高了知识水平，借助仿真软件，不仅可以把课堂中所学到的知识，直接加以运用，而且还可以把各个分离的知识组合为一个整体，真正做到理论联系实际的重要性。使自己在专业知识和动手能力上有了很大的提高。另外通过本次设计，使我认识到自己对VerilogHDL应用编程能力有很大的欠缺，需要在以后的学习中进一步提高。学校给我们安排课程设计，大大地加深了我们对理论知识的理解，同时有意识的培养了我们的创新思想。我想这类似的课程设计是为我们提供了良好的实践平台。参考文献[1]王金明.数字系统设计与VerilogHDL[M].北京.电子工业出版社，2011[2]夏宇闻.Verilog数字系统设计教程[M]．北京：北京航天航空大学出版社，2008[3]华成英.电子技术[