原理图输入设计方法课件

第4章原理图输入设计方法第4章14.1MAX+plusII原理图输入功能1、支持多层次设计2、可时序仿真（0.1ns），能发现可能的竞争冒险现象3、能将设计中所有电路和测试文件存储入档4、可编程下载，进行硬件验证注：除原理图输入，其他流程与文本输入（VHDL）相同

优点：设计者不需具备编程技术、硬件语言，只要会画原理图即可入门。4.1MAX+plusII原理图输入功能1、支持多层次设计24.2MAX+plusII元件库

基本逻辑元件库PRIM：宏功能元件MF：与非门、非门、D触发器等

74系列器件LPM：兆功能块（类似IP核）4.2MAX+plusII元件库基本逻辑元件库3本章通过1位全加器的设计介绍：4.31位全加器设计原理图输入的设计步骤、元件库的调用、原理图的设计方法、多层次设计方法/元件的包装与调用本章通过1位全加器的设计介绍：4.31位全加器设计原理图41位全加器的含义：A+B+CY=SO…CO如：1+1+1=1…1方法1：直接列出真值表，用卡诺图化简得到逻辑表达式，从而画出电路图。ABCSOCO0000000110010100110110010101011100111111SO=ABC+ABC+ABC+ABCCO=BC+AB+AC1位全加器的含义：A+B+CY=SO…CO如：1+1+1=151位半加器电路构成：A+B=SO+CO

输入输出ABSOCO0000011010101101方法2：设计1位半加器，再组合成需要的全加器SO=AB+ABCO=AB目的：了解多层次的设计方法1位半加器电路构成：A+B=SO+CO6原理图设计步骤步骤1：在WINDOWS下为本项工程设计建立文件夹。如E:\MY_PRJ注意：文件夹名不能用中文，且不可带空格。此文件夹将被EDA默认为工作库worklibrary

步骤2：启动MaxplusII原理图设计步骤步骤1：在WINDOWS下为本项工程设计建立文7步骤3：输入设计项目和存盘选择原理图编辑器1、新建一个设计文件FILE/NEW步骤3：输入设计项目和存盘选择原理图1、新建一个设计文件FI82、调入元件在空白处点击鼠标右键在空白处点击鼠标右键，弹出窗口中选择“EnterSymbol”2、调入元件在空白处在空白处点击鼠标右键，弹出窗口中选择9PRIM基本硬件库MF宏功能库LPM库选择元件库也可在这里输入元件名，如2输入与门AND2，输出引脚：OUTPUT等库中的元件自动显示PRIM基本硬件库选择元件库也可在这里输入元库中的元件10将所需元件全部调入原理图编辑窗非门：NOT2输入与门：AND2同或门：XNOR输入引脚：INPUT输出引脚：OUTPUT将所需元件全部调入原理图编辑窗非门：2输入与门：同或门：输入113、连接原理图将调进来的元件连接成半加器3、连接原理图将调进来的元件连接成半加器12连线工具：

（连接/断开、拖拉元件连线是否保持连接）箭头（选取）A（输入文字）折线直线曲线圆放大缩小全图橡皮筋功能连线工具：（连接/断开、拖拉元件连线是否保持连接）箭13技巧删除连线/元件：点击或用箭头或拖拉选中，再按DELETE键给I/O脚改名：双击PINNAME/改名技巧删除连线/元件：点击或用箭头或拖拉选中，14将连接好的原理图存盘点击保存注意，要存在自己建立的文件夹中文件名取为：h_adder.gdf将连接好的原理图存盘点击保存注意，要存在文件名取为：15步骤4：将设计项目设置成工程文件(PROJECT)FILEPROJECT将工程设置成当前的文件如果文件没打开或不是最顶层，应用NAME注意指向的路径、文件改变了步骤4：将设计项目设置成工程文件(PROJECT)FILEP16步骤5：选择目标器件并编译ASSIGNDEVICE选择器件系列：ACEX1K系列根据实验箱上的元件型号选择，选EP1K30TC144-3注意，要消去ShowonlyFastestSpeedGrades的勾，使所有速度级别的器件都能显示出来步骤5：选择目标器件并编译ASSIGNDEVICE选择器件系17步骤6：编译compilerMAX+plusII选择编译器编译窗编译START前消去quartusfit项步骤6：编译compilerMAX+plusII选择编译器18消去Quartus适配操作FitterSettings消去这里的勾Processing消去Quartus适配操作FitterSettings消去19按编译窗口的start注意错误报告和信息窗口Message只有Timingcharacteristic…可忽略按编译窗口的start注意错误报告只有20(1)建立波形文件。为仿真测试新建一个文件File/New选择波形编辑器文件步骤7：时序仿真(1)建立波形文件。为仿真测试新建一个文件File/N21信号名取样点的值取样点信号名取样点的值取样点22(2)输入信号节点从SNF文件中输入设计文件的信号节点NODEENTERNODEFROMSNF点击“LIST”SNF文件中的信号节点选取OK(2)输入信号节点从SNF文件中输入设计文件的信号节点NO23（3）在Options菜单中消去网格对齐SnaptoGrid的选择(消去对勾)

OPTIONSNAPTOGRID（3）在Options菜单中消去网格对齐SnaptoGr24(4)设定仿真时间。FILEENDTIME60us(4)设定仿真时间。FILE60us25(5)编辑输入信号波形用鼠标拖拉选定区域，再用工具条设高低电平放大/缩小0/1任意/高阻时钟信号(5)编辑输入信号波形用鼠标拖拉选定区域，再用工具条设高低26(6)波形文件存盘。(6)波形文件存盘。27(7)运行仿真器。(7)运行仿真器。28(8)观察分析半加器仿真波形。(8)观察分析半加器仿真波形。29(9)为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.I/O延时时间(9)为了精确测量半加器输入与输出波形间的延时量，可打开时30(10)包装元件入库。

选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“GraphicEditorFiles”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“CreateDefaultSymbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。(10)包装元件入库。选择菜单“File”→“Op31步骤8：引脚锁定方法1：手工输入（不好用）再编译一次，将引脚信息编译进去步骤8：引脚锁定方法1：手工输入（不好用）再编译一次，将引脚32

引脚对应情况半加器信号目标器件EP1K30TC144引脚号a27b26co39so38

33步骤9：编程下载(1)下载方式设定在编程窗打开的情况下选择下载方式设置步骤9：编程下载(1)下载方式设定在编程窗打开34(2)下载/编程(2)下载/编程351位全加器设计Ain+Bin+Cin=CoutSout结果00~11前面已介绍可用卡诺图化简，直接给出表达式。为说明顶层元件调用，用半加器实现：Ain+Bin=C1S1000110S1+Cin=C2SoutC1+C2=Cout（因不可能同时为1）1位全加器设计Ain+Bin+Cin=CoutSout36步骤10：设计顶层文件(1)仿照前面的“步骤2”，打开一个新的原理图编辑窗口调出已设计好的半加器元件步骤10：设计顶层文件(1)仿照前面的“步骤2”，打开一个37(2)完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。(3)将当前文件设置成Project，并选择目标器件为EPF1K30TC144-3。(4)编译此顶层文件f_adder.gdf，然后建立波形仿真文件。(2)完成全加器原理图设计，并以文件名f_adder.gd38(5)对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。(6)锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。(5)对应f_adder.gdf的波形仿真文件，参考图中输39(4)资源编辑(5)引脚锁定图4-39DeviceView窗1、MAXplus/FloorplanEditor2、Layout/FullScreen无勾3、Layout/DeviceView4、Layout/CurrentAssignmentFloorplan拖拉即可(4)资源编辑(5)引脚锁定图4-39Device40第4章原理图输入设计方法第4章414.1MAX+plusII原理图输入功能1、支持多层次设计2、可时序仿真（0.1ns），能发现可能的竞争冒险现象3、能将设计中所有电路和测试文件存储入档4、可编程下载，进行硬件验证注：除原理图输入，其他流程与文本输入（VHDL）相同

优点：设计者不需具备编程技术、硬件语言，只要会画原理图即可入门。4.1MAX+plusII原理图输入功能1、支持多层次设计424.2MAX+plusII元件库

基本逻辑元件库PRIM：宏功能元件MF：与非门、非门、D触发器等

74系列器件LPM：兆功能块（类似IP核）4.2MAX+plusII元件库基本逻辑元件库43本章通过1位全加器的设计介绍：4.31位全加器设计原理图输入的设计步骤、元件库的调用、原理图的设计方法、多层次设计方法/元件的包装与调用本章通过1位全加器的设计介绍：4.31位全加器设计原理图441位全加器的含义：A+B+CY=SO…CO如：1+1+1=1…1方法1：直接列出真值表，用卡诺图化简得到逻辑表达式，从而画出电路图。ABCSOCO0000000110010100110110010101011100111111SO=ABC+ABC+ABC+ABCCO=BC+AB+AC1位全加器的含义：A+B+CY=SO…CO如：1+1+1=1451位半加器电路构成：A+B=SO+CO

输入输出ABSOCO0000011010101101方法2：设计1位半加器，再组合成需要的全加器SO=AB+ABCO=AB目的：了解多层次的设计方法1位半加器电路构成：A+B=SO+CO46原理图设计步骤步骤1：在WINDOWS下为本项工程设计建立文件夹。如E:\MY_PRJ注意：文件夹名不能用中文，且不可带空格。此文件夹将被EDA默认为工作库worklibrary

步骤2：启动MaxplusII原理图设计步骤步骤1：在WINDOWS下为本项工程设计建立文47步骤3：输入设计项目和存盘选择原理图编辑器1、新建一个设计文件FILE/NEW步骤3：输入设计项目和存盘选择原理图1、新建一个设计文件FI482、调入元件在空白处点击鼠标右键在空白处点击鼠标右键，弹出窗口中选择“EnterSymbol”2、调入元件在空白处在空白处点击鼠标右键，弹出窗口中选择49PRIM基本硬件库MF宏功能库LPM库选择元件库也可在这里输入元件名，如2输入与门AND2，输出引脚：OUTPUT等库中的元件自动显示PRIM基本硬件库选择元件库也可在这里输入元库中的元件50将所需元件全部调入原理图编辑窗非门：NOT2输入与门：AND2同或门：XNOR输入引脚：INPUT输出引脚：OUTPUT将所需元件全部调入原理图编辑窗非门：2输入与门：同或门：输入513、连接原理图将调进来的元件连接成半加器3、连接原理图将调进来的元件连接成半加器52连线工具：

（连接/断开、拖拉元件连线是否保持连接）箭头（选取）A（输入文字）折线直线曲线圆放大缩小全图橡皮筋功能连线工具：（连接/断开、拖拉元件连线是否保持连接）箭53技巧删除连线/元件：点击或用箭头或拖拉选中，再按DELETE键给I/O脚改名：双击PINNAME/改名技巧删除连线/元件：点击或用箭头或拖拉选中，54将连接好的原理图存盘点击保存注意，要存在自己建立的文件夹中文件名取为：h_adder.gdf将连接好的原理图存盘点击保存注意，要存在文件名取为：55步骤4：将设计项目设置成工程文件(PROJECT)FILEPROJECT将工程设置成当前的文件如果文件没打开或不是最顶层，应用NAME注意指向的路径、文件改变了步骤4：将设计项目设置成工程文件(PROJECT)FILEP56步骤5：选择目标器件并编译ASSIGNDEVICE选择器件系列：ACEX1K系列根据实验箱上的元件型号选择，选EP1K30TC144-3注意，要消去ShowonlyFastestSpeedGrades的勾，使所有速度级别的器件都能显示出来步骤5：选择目标器件并编译ASSIGNDEVICE选择器件系57步骤6：编译compilerMAX+plusII选择编译器编译窗编译START前消去quartusfit项步骤6：编译compilerMAX+plusII选择编译器58消去Quartus适配操作FitterSettings消去这里的勾Processing消去Quartus适配操作FitterSettings消去59按编译窗口的start注意错误报告和信息窗口Message只有Timingcharacteristic…可忽略按编译窗口的start注意错误报告只有60(1)建立波形文件。为仿真测试新建一个文件File/New选择波形编辑器文件步骤7：时序仿真(1)建立波形文件。为仿真测试新建一个文件File/N61信号名取样点的值取样点信号名取样点的值取样点62(2)输入信号节点从SNF文件中输入设计文件的信号节点NODEENTERNODEFROMSNF点击“LIST”SNF文件中的信号节点选取OK(2)输入信号节点从SNF文件中输入设计文件的信号节点NO63（3）在Options菜单中消去网格对齐SnaptoGrid的选择(消去对勾)

OPTIONSNAPTOGRID（3）在Options菜单中消去网格对齐SnaptoGr64(4)设定仿真时间。FILEENDTIME60us(4)设定仿真时间。FILE60us65(5)编辑输入信号波形用鼠标拖拉选定区域，再用工具条设高低电平放大/缩小0/1任意/高阻时钟信号(5)编辑输入信号波形用鼠标拖拉选定区域，再用工具条设高低66(6)波形文件存盘。(6)波形文件存盘。67(7)运行仿真器。(7)运行仿真器。68(8)观察分析半加器仿真波形。(8)观察分析半加器仿真波形。69(9)为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.I/O延时时间(9)为了精确测量半加器输入与输出波形间的延时量，可打开时70(10)包装元件入库。

选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“GraphicEditorFiles”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“CreateDefaultSymbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。(10)包装元件入库。选择菜单“File”→“Op71步骤8：引脚锁定方法1：手工输入（不好用）再编译一次，将引脚信息编译进去步骤8：引脚锁定方法1：手工输入（不好用）再编译一次，将引脚72

引脚对应情况半加器信号目标器件EP1K30TC144引脚号a27b26co39so38