工学电路基础与集成电子技术-122-集成TTL门和CMOS门课件

12.2标准TTL与非门12.2.1TTL与非门12.2.2集电极开路门和三态门

12.2.3CMOS逻辑门12章集成逻辑门电路2010.0312.2标准TTL与非门12.2.1TTL与非门12

在数字系统中应用大量的逻辑门电路。采用分立元件焊接成门电路，因有许多缺点,已不采用。集成门电路是通过特殊工艺方法将所有电路元件制造在一个很小的硅片上，其优点是体积小、重量轻、功耗小、成本低、使用起来焊点少、可靠性提高。目前使用比较多的有

1.CT74/54TTL，（TransistorTransistorLogic）晶体管晶体管系列逻辑电路。CT74/54TTL系列也称TTL标准系列，第一个字母C代表中国；T代表TTL；74代表标准TTL民用系列；54代表标准TTL军用系列。

2.CT74LS/54LSTTL，（LowpowerSchottkyTransistorTransistorLogic）低功耗肖特基系列逻辑电路。

3.CC4---，标准CMOS逻辑电路。

4.CC74HC/54HC，高速CMOS逻辑电路。12章集成逻辑门电路2010.03在数字系统中应用大量的逻辑门电路。采用分立元件焊

缺口标记1234567891011121314绝大多数右下角GND绝大多数左上角Vcc

以CT7400为例讲解。CT7400是一个与非门，在一个封装内有四个相同的与非门。其外形如图所示。正视图引线排列从左下角开始,逆时针计算12/22/2022缺口标记1234567891011121314绝大多数绝

1.输入部分的VT1、R1为与门。

2.中间放大级由VT2、R2、R3组成。

3.输出级为反相器，由VT3、VD4、VT5、R4组成。

TTL与非门的电路如图所示。该电路由三个部分组成。

12.2.1.1TTL与非门的电路结构12.2.1TTL与非门

TTL是指输入级是晶体管，输出级是晶体管构成的逻辑电路。

12章集成逻辑门电路2010.031.输入部分的VT1、R1为与门。

以CT7400为例讲解。CT7400是一个与非门，由上节可知当它的全部输入端是高电平时，输出为低电平，这一状态也称为开态；输入端有低电平输入时，输出为高电平，这一状态也称为关态。下面将分别讨论这两个状态。1.输入有低电平时，输出为高电平(关态)（输入有“0”，输出为“1”）2.输入全为高电平时，输出为低电平(开态)（输入全“1”，输出为“0”）

12.2.1.2TTL与非门的逻辑功能12章集成逻辑门电路2010.03以CT7400为例讲解。CT7400是一个与0.3V1VIiL该电位不足以使VT2及VT5导通，因此VT2及VT5截止。VT2截止，VCC经R2有电流向VT3的基极流去，使VT3饱和，于是可以列出如下方程式1.输入有低电平，输出为高电平(关态)12章集成逻辑门电路2010.030.3V1VIiL该电位不足以使VT2及VT5导

输出高电平时，可以有电流从输出端流出，这个电流称为高电平输出电流IOH，也称拉电流。TTL逻辑门在关态时，输入端有低电平输入电流IIL流出，该电流根据不同的子系列数值有所不同，大约在1mA左右。TTL逻辑门输入有“0”，输出为“1”，即VT5截止，上拉部分饱和导通的状态称为关态。拉电流IOH12章集成逻辑门电路2010.03输出高电平时，可以有电流从输出端流出，这个电流称0.7V1.4V1V2.1V因所有的输入端A=B=H=1，VT1管的两个发射结都反偏，于是VCC通过R1、VT1集电结向VT2提供基流IB2。只要电路参数设计正确，VT2可饱和，VT2将IB2放大后可驱动VT5饱和。

与此同时，因为UC2

=UE2+UCES2≈0.7+0.3=1V，所以1V不可能同时打开两个串联的PN结，即VT3的发射结和VD4，故VT3和VD4截止，所以UOL

=UCES50.3V。

所以VCC不会经R4向VT5灌入电流，VT5的集电极电流只可能由外电路提供，并流入VT5，这个电流称为输出低电平电流IOL，也称灌电流。2.输入全部为高电平，输出为低电平(开态)

灌电流IOL12章集成逻辑门电路2010.030.7V1.4V1V2.1V因所有的输入端A

通过对开态和关态的分析，可以确定CT7400型TTL逻辑门具有输入全“1”，输出为“0”；输入有“0”，输出为“1”的与非逻辑关系，因而它是与非门。并且它的输出级只有开态和关态两种稳定工作状态。对应所有输入端为高电平，输出为低电平的状态称为开态，即VT5饱和导通的状态。12章集成逻辑门电路2010.03通过对开态和关态的分析，可以确定CT740

12.2.1.3TTL与非门的应用与非门的应用十分广泛，除了用于与非运算外，与非门（含与门）还可以用于许多简单的控制电路中。12章集成逻辑门电路2010.0312.2.1.3TTL与非门的应用12.2.2.1集电极开路门（OC）

OC门电路如图所示。该电路与标准结构的与非门基本相同，仅输出级与标准输出级不同，没有上拉部分。

为此在使用时，在T5的集电极即输出端与电源之间要接一个上拉电阻Rc。否则不能获得高电平输出。

OC门的优点是功耗小。在正确选择Rc后，输出端可以并联，从而可以实现所谓“线与”的功能。而标准输出级是不能并联的。12.2.2集电极开路门和三态门

12章集成逻辑门电路2010.0312.2.2.1集电极开路门（OC）

1．工作原理

当VT5集电极开路后，几个OC门就可以并联，例如两个OC门并联如图所示。

只有当所有门的输出都是高电平时，总的输出才是高电平，只要有一个门的输出是低电平，总的输出就是是低电平。这相当“与”逻辑关系，它是在输出线上实现的，称为“线与”。逻辑关系12章集成逻辑门电路2010.031．工作原理当VT5集电极开路后，几个OC门

2.集电极负载电阻的确定

Rc的数值大小合适，OC门连在一起才能正常工作。根据经验数据，Rc的数值一般取值范围在1k～20k。如果逻辑门的工作速度较高，Rc的取值应小一些，如果逻辑门的工作速度较低，Rc的取值可大一些。12章集成逻辑门电路2010.032.集电极负载电阻的确定Rc的数值大三态门是在标准输出级的开态、关态两个状态的基础上又增加了一个高阻状态，即输出级的VT5和上拉部分都不通。当EN=L时，与非门应处于高阻状态。当EN=L时，VT5本来就截止，现在只要将上拉部分截止就可以了。增加一个使能端EN来加以控制是处于工作状态，还是高阻状态。12.2.2.2三态门(TSG)(a)三态门的逻辑符号(b)高电平使能(c)低电平使能图12.2.9三态门1.三态门的逻辑功能12章集成逻辑门电路2010.03三态门是在标准输出级的开态、关态两个状态的基EN代表高电平使能，当EN=1时，使三态门执行规定的逻辑功能，根据图12.2.9(a)下半部分画出的逻辑符号是与非逻辑功能。

EN代表低电平使能，当EN=0时，使三态门执行规定的逻辑功能，对应图12.2.9(a)上半部分画出的逻辑符号。高电平使能端的控制功能见图12.2.9(b)，低电平使能端的控制功能见图12.2.9(c)。(a)三态门的逻辑符号(b)高电平使能(c)低电平使能图12.2.9三态门12章集成逻辑门电路2010.03EN代表高电平使能，当EN=1时，使三态门执主要用于多路数据在一条总线（bus）上的分时传输。

2.三态门的应用12章集成逻辑门电路2010.03主要用于多路数据在一条总线（bus）上的分时传输。2.金属氧化物半导体（Metal-Oxide-Semiconductor）场效应管集成电路（简称MOS集成电路）有很多特点：①工艺简单，集成度高（例如在3×5mm2的芯片上可做几万支管子）；②MOS管可以作为负载电阻使用，使MOS集成电路完全MOS管化（除MOS管外，不包括电阻等其他元件）；③输入阻抗高，可以超过1010Ω，扇出数目大；④功耗小、噪声小；⑤可以做成双向开关；⑥利用极间电容存储电荷效应，可以组成动态存储器件。MOS电路与前面讲过的双极型门电路相比，主要的缺点是开关速度较低。

MOS集成电路根据MOS管的不同，又分为PMOS、NMOS和CMOS三种。由于CMOS具有一系列的优点，所以主要介绍CMOS门电路。12.2.3CMOS逻辑门12章集成逻辑门电路2010.03金属氧化物半导体（Metal-Oxide-S

CMOS反相器的电路图见图12.2.11。CMOS反相器中的NMOS管和PMOS管一般都是增强型MOS管，两只管子的几何尺寸基本相同。

要求电源电压大于两个管子的开启电压的绝对值之和。即VDD＞|UthonP|+|UthonN|，为了简化下标，该式也写成VDD＞|UTP|+|UTN|，VDD有2～3V即可使电路工作。12.2.3.1CMOS反相器

1．CMOS反相器的电路结构图12.2.11CMOS反相器12章集成逻辑门电路2010.03CMOS反相器的电路图见图12.2.12．CMOS反相器工作原理当UI为高电平时，VTN的栅源电压UGSN大于开启电压UTN，于是VTN管导通。对于VTP管来说，由于栅极电位较高，栅源间的电压UGSP绝对值小于VTP开启电压的绝对值|UTP|，因此VTP管截止。VTN导通和VTP截止使反相器输出低电平。当UI为低电平时，VTN栅源间的电压UGSN小于VTN的开启电压，VTN管截止。对于VTP来说，由于栅极电位较低，使栅源电压UGSP绝对值大于VTP开启电压的绝对值，因此VTP管导通。VTN截止和VTP导通使反相器输出高电平。

12章集成逻辑门电路2010.032．CMOS反相器工作原理CMOS反相器静态时VTN和VTP只有一个导通，由于截止的MOS管相当于一个几兆欧以上的大电阻，所以静态电流很小，静态功耗仅微瓦量级。当带电容负载时，因两管不会同时导通，故沟道电阻制作的较小。故对负载电容的充电电流较大，输出电压上升较快；放电时也很快，因此输出电压的上升和下降边沿就较小，这就有可能提高反相器的工作速度。图12.2.12CMOS反相器带电容负载但是，CMOS反相器动态工作时VTN和VTP会有一个暂短的同时导通的瞬间，动态功耗随开关频率增加而增加。12章集成逻辑门电路2010.03CMOS反相器静态时VTN和VTP只有一个导CMOS门电路是在CMOS反相器的基础上构成的，CMOS门电路中无论是晶体管还是电阻负载全部由MOS管组成，具有全MOS管化的特点。其次CMOS门电路是在与非单元、或非单元加上反相器构成的逻辑等效门电路。1.CMOS与非单元和或非单元12.2.3.2CMOS门电路图12.2.13CMOS与非单元图12.2.13是CMOS与非单元电路，两个PMOS场效应管并联，只要有一个导通，输出即为高电平；两个NMOS场效应管串联，只有两个都导通，输出即为低电平。只要A、B中有一个低电平，输出即为高电平；输入A、B全是高电平，输出为低电平，符合与非的逻辑功能。12章集成逻辑门电路2010.03CMOS门电路是在CMOS反相器的基础上构成的，CM图12.2.14CMOS或非单元图示为CMOS或非单元，VTP和VTN不会同时导通。两个PMOS场效应管串联，只有两个都导通输出即为高电平；两个NMOS场效应管并联，只要有一个导通，输出即为低电平。若输入A和B只要有一个是高电平，VTP管至少有一个截止，VTN管至少有一个导电，输出是低电平；输入A和B全部是低电平，VTP管全部导通，输出为高电平，符合或非的逻辑功能。12章集成逻辑门电路2010.03图12.2.14CMOS或非单元图示为2.CMOS与非门CMOS与非门的等效方框图如图12.2.15所示。CMOS门电路是一种组合门，主要特点是在输入端和输出端都有反相器，反相器主要起缓冲隔离作用。图12.2.15CMOS与非门的等效逻辑图12章集成逻辑门电路2010.032.CMOS与非门CMOS与非门的等效方框图如图12.2.3.CMOS或非门图12.2.16CMOS或非门的等效逻辑图12章集成逻辑门电路2010.033.CMOS或非门图12.2.16CMOS或非门的等12.2.3.3CMOS传输门CMOS传输门是CMOS集成电路中所特有的品种，TTL集成电路中没有这种电路。CMOS传输门如图12.1.17所示。(a)CMOS传输门(b)逻辑符号图12.2.17CMOS传输门传输门是由PMOS管和NMOS管并联而成的。两个管的源极相接，作为输入端，两个管的漏极相接，作为输出端。两管的栅极作为控制端，分别作用一对互为反相的控制电压。由于MOS管的结构对称，源极和漏极可以互换，因此CMOS传输门具有双向特性，通常也称为双向开关。12章集成逻辑门电路2010.0312.2.3.3CMOS传输门CMOS传输设在MOS管开启电压绝对值均为3V。令VTN的栅极C=0V，VTP的栅极C=+10V。当ui在0~10V范围内连续变化时，VTN和VTP管的栅源电压始终达不到开启电压，VTN和VTP管均截止，故CMOS传输门处于关断状态。输入0V1V2V3V4V6V7V8V9V10VVTN√√√√√√VTP√√√√√√输出0V1V2V3V4V6V7V8V9V10V令VTN的栅极C=+10V，VTP的栅极C=0V。当ui在0~10V范围内连续变化时，VTN和VTP管至少有一个导通，见下表。由于MOS管的结构对称，源极和漏极可以互换，因此传输门可实现双向传输。12章集成逻辑门电路2010.03设在MOS管开启电压绝对值均为3V。传输门和反相器结合可以组成单刀开关，电路和表示符号分别如图12.2.18(a)、(b)和(c)所示。用几组CMOS传输门还可以构成双刀开关等多种开关形式。(a)CMOS传输门作开关运用(b)符号图(c)等效单刀开关图12.1.18CMOS传输门作开关12章集成逻辑门电路2010.03传输门和反相器结合可以组成单刀开关，电路和表12章集成逻辑门电路2010.0312章集成逻辑门电路CMOS门电路的电压传输特性曲线如下左图所示;CMOS门电路的速度功耗特性曲线如下右图所示。12章集成逻辑门电路2010.03CMOS门电路的电压传输特性曲线如下左图所示所以CMOS逻辑门速度较快，而功耗却较小，是优质优良的集成电路，是现在大规模集成电路的主流品种。CMOS集成电路还有一系列特点：1.供电电压范围宽，1.5V~20V;2.高电平接近电源电压,约比电源电压小0.1V,对电源电压的利用率高;低电平接近等于0,约0.1V;3.与TTL的连接问题，有逻辑电平兼容的问题;4.阈值电平为电源电压的40%~60%,噪声容限大;5.CMOS的动态功耗将随工作频率的提高而提高;6.扇出系数与工作频率有关，与输出端的分布电容有关。12章集成逻辑门电路2010.03所以CMOS逻辑门速度较快，而功耗却较小，是12.2标准TTL与非门12.2.1TTL与非门12.2.2集电极开路门和三态门

12.2.3CMOS逻辑门12章集成逻辑门电路2010.0312.2标准TTL与非门12.2.1TTL与非门12

在数字系统中应用大量的逻辑门电路。采用分立元件焊接成门电路，因有许多缺点,已不采用。集成门电路是通过特殊工艺方法将所有电路元件制造在一个很小的硅片上，其优点是体积小、重量轻、功耗小、成本低、使用起来焊点少、可靠性提高。目前使用比较多的有

1.CT74/54TTL，（TransistorTransistorLogic）晶体管晶体管系列逻辑电路。CT74/54TTL系列也称TTL标准系列，第一个字母C代表中国；T代表TTL；74代表标准TTL民用系列；54代表标准TTL军用系列。

2.CT74LS/54LSTTL，（LowpowerSchottkyTransistorTransistorLogic）低功耗肖特基系列逻辑电路。

3.CC4---，标准CMOS逻辑电路。

4.CC74HC/54HC，高速CMOS逻辑电路。12章集成逻辑门电路2010.03在数字系统中应用大量的逻辑门电路。采用分立元件焊

缺口标记1234567891011121314绝大多数右下角GND绝大多数左上角Vcc

以CT7400为例讲解。CT7400是一个与非门，在一个封装内有四个相同的与非门。其外形如图所示。正视图引线排列从左下角开始,逆时针计算12/22/2022缺口标记1234567891011121314绝大多数绝

1.输入部分的VT1、R1为与门。

2.中间放大级由VT2、R2、R3组成。

3.输出级为反相器，由VT3、VD4、VT5、R4组成。

TTL与非门的电路如图所示。该电路由三个部分组成。

12.2.1.1TTL与非门的电路结构12.2.1TTL与非门

TTL是指输入级是晶体管，输出级是晶体管构成的逻辑电路。

12章集成逻辑门电路2010.031.输入部分的VT1、R1为与门。

以CT7400为例讲解。CT7400是一个与非门，由上节可知当它的全部输入端是高电平时，输出为低电平，这一状态也称为开态；输入端有低电平输入时，输出为高电平，这一状态也称为关态。下面将分别讨论这两个状态。1.输入有低电平时，输出为高电平(关态)（输入有“0”，输出为“1”）2.输入全为高电平时，输出为低电平(开态)（输入全“1”，输出为“0”）

12.2.1.2TTL与非门的逻辑功能12章集成逻辑门电路2010.03以CT7400为例讲解。CT7400是一个与0.3V1VIiL该电位不足以使VT2及VT5导通，因此VT2及VT5截止。VT2截止，VCC经R2有电流向VT3的基极流去，使VT3饱和，于是可以列出如下方程式1.输入有低电平，输出为高电平(关态)12章集成逻辑门电路2010.030.3V1VIiL该电位不足以使VT2及VT5导

输出高电平时，可以有电流从输出端流出，这个电流称为高电平输出电流IOH，也称拉电流。TTL逻辑门在关态时，输入端有低电平输入电流IIL流出，该电流根据不同的子系列数值有所不同，大约在1mA左右。TTL逻辑门输入有“0”，输出为“1”，即VT5截止，上拉部分饱和导通的状态称为关态。拉电流IOH12章集成逻辑门电路2010.03输出高电平时，可以有电流从输出端流出，这个电流称0.7V1.4V1V2.1V因所有的输入端A=B=H=1，VT1管的两个发射结都反偏，于是VCC通过R1、VT1集电结向VT2提供基流IB2。只要电路参数设计正确，VT2可饱和，VT2将IB2放大后可驱动VT5饱和。

与此同时，因为UC2

=UE2+UCES2≈0.7+0.3=1V，所以1V不可能同时打开两个串联的PN结，即VT3的发射结和VD4，故VT3和VD4截止，所以UOL

=UCES50.3V。

所以VCC不会经R4向VT5灌入电流，VT5的集电极电流只可能由外电路提供，并流入VT5，这个电流称为输出低电平电流IOL，也称灌电流。2.输入全部为高电平，输出为低电平(开态)

灌电流IOL12章集成逻辑门电路2010.030.7V1.4V1V2.1V因所有的输入端A

通过对开态和关态的分析，可以确定CT7400型TTL逻辑门具有输入全“1”，输出为“0”；输入有“0”，输出为“1”的与非逻辑关系，因而它是与非门。并且它的输出级只有开态和关态两种稳定工作状态。对应所有输入端为高电平，输出为低电平的状态称为开态，即VT5饱和导通的状态。12章集成逻辑门电路2010.03通过对开态和关态的分析，可以确定CT740

12.2.1.3TTL与非门的应用与非门的应用十分广泛，除了用于与非运算外，与非门（含与门）还可以用于许多简单的控制电路中。12章集成逻辑门电路2010.0312.2.1.3TTL与非门的应用12.2.2.1集电极开路门（OC）

OC门电路如图所示。该电路与标准结构的与非门基本相同，仅输出级与标准输出级不同，没有上拉部分。

为此在使用时，在T5的集电极即输出端与电源之间要接一个上拉电阻Rc。否则不能获得高电平输出。

OC门的优点是功耗小。在正确选择Rc后，输出端可以并联，从而可以实现所谓“线与”的功能。而标准输出级是不能并联的。12.2.2集电极开路门和三态门

12章集成逻辑门电路2010.0312.2.2.1集电极开路门（OC）

1．工作原理

当VT5集电极开路后，几个OC门就可以并联，例如两个OC门并联如图所示。

只有当所有门的输出都是高电平时，总的输出才是高电平，只要有一个门的输出是低电平，总的输出就是是低电平。这相当“与”逻辑关系，它是在输出线上实现的，称为“线与”。逻辑关系12章集成逻辑门电路2010.031．工作原理当VT5集电极开路后，几个OC门

2.集电极负载电阻的确定

Rc的数值大小合适，OC门连在一起才能正常工作。根据经验数据，Rc的数值一般取值范围在1k～20k。如果逻辑门的工作速度较高，Rc的取值应小一些，如果逻辑门的工作速度较低，Rc的取值可大一些。12章集成逻辑门电路2010.032.集电极负载电阻的确定Rc的数值大三态门是在标准输出级的开态、关态两个状态的基础上又增加了一个高阻状态，即输出级的VT5和上拉部分都不通。当EN=L时，与非门应处于高阻状态。当EN=L时，VT5本来就截止，现在只要将上拉部分截止就可以了。增加一个使能端EN来加以控制是处于工作状态，还是高阻状态。12.2.2.2三态门(TSG)(a)三态门的逻辑符号(b)高电平使能(c)低电平使能图12.2.9三态门1.三态门的逻辑功能12章集成逻辑门电路2010.03三态门是在标准输出级的开态、关态两个状态的基EN代表高电平使能，当EN=1时，使三态门执行规定的逻辑功能，根据图12.2.9(a)下半部分画出的逻辑符号是与非逻辑功能。

EN代表低电平使能，当EN=0时，使三态门执行规定的逻辑功能，对应图12.2.9(a)上半部分画出的逻辑符号。高电平使能端的控制功能见图12.2.9(b)，低电平使能端的控制功能见图12.2.9(c)。(a)三态门的逻辑符号(b)高电平使能(c)低电平使能图12.2.9三态门12章集成逻辑门电路2010.03EN代表高电平使能，当EN=1时，使三态门执主要用于多路数据在一条总线（bus）上的分时传输。

2.三态门的应用12章集成逻辑门电路2010.03主要用于多路数据在一条总线（bus）上的分时传输。2.金属氧化物半导体（Metal-Oxide-Semiconductor）场效应管集成电路（简称MOS集成电路）有很多特点：①工艺简单，集成度高（例如在3×5mm2的芯片上可做几万支管子）；②MOS管可以作为负载电阻使用，使MOS集成电路完全MOS管化（除MOS管外，不包括电阻等其他元件）；③输入阻抗高，可以超过1010Ω，扇出数目大；④功耗小、噪声小；⑤可以做成双向开关；⑥利用极间电容存储电荷效应，可以组成动态存储器件。MOS电路与前面讲过的双极型门电路相比，主要的缺点是开关速度较低。

MOS集成电路根据MOS管的不同，又分为PMOS、NMOS和CMOS三种。由于CMOS具有一系列的优点，所以主要介绍CMOS门电路。12.2.3CMOS逻辑门12章集成逻辑门电路2010.03金属氧化物半导体（Metal-Oxide-S

CMOS反相器的电路图见图12.2.11。CMOS反相器中的NMOS管和PMOS管一般都是增强型MOS管，两只管子的几何尺寸基本相同。

要求电源电压大于两个管子的开启电压的绝对值之和。即VDD＞|UthonP|+|UthonN|，为了简化下标，该式也写成VDD＞|UTP|+|UTN|，VDD有2～3V即可使电路工作。12.2.3.1CMOS反相器

1．CMOS反相器的电路结构图12.2.11CMOS反相器12章集成逻辑门电路2010.03CMOS反相器的电路图见图12.2.12．CMOS反相器工作原理当UI为高电平时，VTN的栅源电压UGSN大于开启电压UTN，于是VTN管导通。对于VTP管来说，由于栅极电位较高，栅源间的电压UGSP绝对值小于VTP开启电压的绝对值|UTP|，因此VTP管截止。VTN导通和VTP截止使反相器输出低电平。当UI为低电平时，VTN栅源间的电压UGSN小于VTN的开启电压，VTN管截止。对于VTP来说，由于栅极电位较低，使栅源电压UGSP绝对值大于VTP开启电压的绝对值，因此VTP管导通。VTN截止和VTP导通使反相器输出高电平。

12章集成逻辑门电路2010.032．CMOS反相器工作原理CMOS反相器静态时VTN和VTP只有一个导通，由于截止的MOS管相当于一个几兆欧以上的大电阻，所以静态电流很小，静态功耗仅微瓦量级。当带电容负载时，因两管不会同时导通，故沟道电阻制作的较小。故对负载电容的充电电流较大，输出电压上升较快；放电时也很快，因此输出电压的上升和下降边沿就较小，这就有可能提高反相器的工作速度。图12.2.12CMOS反相器带电容负载但是，CMOS反相器动态工作时VTN和VTP会有一个暂短的同时导通的瞬间，动态功耗随开关频率增加而增加。12章集成逻辑门电路2010.03CMOS反相器静态时VTN和VTP只有一个导CMOS门电路是在CMOS反相器的基础上构成的，CMOS门电路中无论是晶体管还是电阻负载全部由MOS管组成，具有全MOS管化的特点。其次CMOS门电路是在与非单元、或非单元加上反相器构成的逻辑等效门电路。1.CMOS与非单元和或非单元12.2.3.2CMOS门电路图12.2.13CMOS与非单元图12.2.13是CMOS与非单元电路，两个PMOS场效应管并联，只要有一个导通，输出即为高电平；两个NMOS场效应管串联，只有两个都导通，输出即为低电平。只要A、B中有一个低电平，输出即为高电平；输入A、B全是高电平，输出为低电平，符合与非的逻辑功能。12章集成逻辑门电路2010.03CMOS门电路是在CMOS反相器的基础上构成的，CM图12.2.14CMOS或非单元图示为CMOS或非单元，VTP和VTN不会同时导通。两个PMOS场效应管串联，只有两个都导通输出即为高电平；两个NMOS场效应管并联，只要有一个导通，输出即为低电平。若输入A和B只要有一个是高电平，VTP管至少有一个截止，VTN管至少有一个导电，输出是低电平；输入A和B全部是低电平，VTP管全部导通，输出为高电平，符合或非的逻辑功能。12章集成逻辑门电路2010.03图12.2.14CMOS或非单元图示为2.CMOS与非门CMOS与非门的等效方框图如图12.2.15所示。CMOS门电路是一种组合门，主要特点是在输入端和输出端都有反相器，反相器主要起缓冲隔离作用。图12.2.15CMOS与非门的等效逻辑图12章集成逻辑门电路2010.032.CMOS与非门CMOS与非门的等效方框图如图12.2.3.CMOS或非门图12.2.16CMOS或非门的等效逻辑图12章集成逻辑门电路2010.033.CMOS