EDA设计流程及其工具QuarusII快速操作指南

EDA设计流程及其工具

QuartusII快速操作指南

<电子设计自动化>课程讲义本章参考资料本章内容安装与许可（License）项目与文件类型（project&filestype）QuartusII菜单简介设计输入(designinput)器件与引脚指配(device&pinassignment)编译和综合(compilationandsynthesis)仿真(simulation)编程与配置(programandconfiguration)安装步骤下载免费版本安装申请许可文件（LicenseFile)设置许可文件（LicenseFile)运行安装步骤QuartusII软件可以从ALTERA公司网站上免费下载。目前版本为5.0（quartusii_50_web_edition_single）V5.0版本的文件大小为221M字节。许可文件申请如何申请？ 安装完成后，需要从ALTERA公司网站上申请许可文件，在申请许可文件时需要输入安装PC机的网卡物理号码(NICID)或者硬盘序列号（Cdiskserialnumber）,此2个号码可从：

QuartusII->Tools->LicenseSetup 的窗口中得到。

建议使用NICID申请许可文件，这样可避免格 式化硬盘造成的硬盘号更改。许可文件的申请是免费的，并通过电子邮件传给申请人，许可文件设置进入

QuartusII->Tools->LicenseSetup->Licensefile。项目（project）Project内容：

Allofthedesignfilesandotherrelatedfilesnecessaryforthesuccessfulcompilation,simulation,andprogrammingofadesign一个设计为一个Project,所有Project的内容包含在一个项目文件中。在设计开始时必须指定创建一个Project文件QuartusII的项目文件扩展名为“.qar”主要输入文件类型（filestype）QuartusIIProjectFile设计输入.qpfVHDLDesignFile.vhdVerilogDesignFile.vBlockDesignFile.bdfMemoryInitializationFile.mifSymbolFile.symQuartusIISettingsFile指配.qsfwaveformfiles仿真.vwf主要输出文件类型（filestype）ProgrammerObjectFile编程文件.pofSRAMObjectFile配置文件.sofPin-OutFile引脚输出文件（可用于核对硬件连接关系）.pin11功能正确满足需求编程下载设计构想QuartusII设设计流流程设计正确设计构构想分析设设计要要求，，确定定技术术路线线设计模模块划划分可否利利用现现成IP核核？是否需需要运运用NIOS？？1213创建项项目&选选择择器件件14创建项项目&选选择择器件件15创建项项目&选选择择器件件16创建项项目&选选择择器件件17如果器器件设设置错错了，，还可可以通通过该该选项项进行行修改改创建项项目&选选择择器件件功能正确满足需求设计构想编程下载QuartusII设设计流流程设计正确1819设计输输入––硬件件描述述语言言VHDLVerilogHDL20在QuartusII环环境中中可以以运用用以下下器件件来组组建原原理图图：库中的的元器器件宏功能能模块块由VHDL、Verilog文件件生成成的模模块设计输输入––原理理图21设计输输入––创建建原理理图22分析综综合编译成成功，，语法法正确确23分析综综合编译失失败，，有语语法错错误。。可以通通过双双击红红色信信息来来找到到错误误语句句24功能仿真与与时序序仿真真功能仿仿真，，是指指在不不考虑虑器件件延时时和布布线延延时的的理想想情况况下对对源代代码进进行逻逻辑功功能的的验证证。时序仿仿真是是在布布局布布线后后进行行，它它与特特定的的器件件有关关，包包含了了器件件和布布线的的延时时信息息，主主要验验证程程序在在目标标器件件中的的时序序关系系。25建立激激励波波形26建立激激励波波形27建立激激励波波形28建立激激励波波形29复位十进制制计数数波形仿仿真结结果30点击引引脚绑绑定，，弹出出如下下对话话框引脚绑绑定31引脚绑绑定32完全编编译33完全编编译34完全编编译35点击快快捷菜菜单中中的Programmer，，弹出出下载载窗口口。将DE2与与主机机连接接好后后，按按照左左图所所示步步骤进进行下下载。。编程下下载QuartusII主主菜单单编译仿真编程File菜菜单Project菜单单顶层设设计文文件设设置电源估估算文文件生生成将设计计文件件加入入项目目中Assignments菜单单器件和和引脚脚指配配编译设设置Processing菜菜单－－>启动编编译启动仿仿真Tools菜单单－>器件编编程看RTL电电路图图许可文文件设设置设计输输入(designinput)设计输输入步步骤建立项项目文文件File->NewProjectWizard编写设设计文文件代代码（（或者者画出出原理理图））File->New->DeviceDesignFiles->将设计计文件件加入入到项项目文文件中中Project->Add/RemoveFileinProjectVHDL设设计输输入原理图图设计计输入入VHDL设设计输输入文件名名称必须和和ENTITY名名一致原理图图设计计输入入元件符符号调调入生成符符号块块绘制节节点连连线绘制节节点总总线连连接绘制导导线工工具粘连（（移动动）线段选中中原理图设设计输入入：符号号调入按下mouse右键－－>原理图设设计输入入：符号号调入（（续前））库符号符号文件件也可以以是？VHDL代码得得到！！！如何将VHDL设计计文件变成符号文件件（.sym））?将VHDL代码码生成符符号文件件（*.sym）一个例子子器件与引引脚指配配

(device&pinassignment)通过对话窗指配Assignments->DeviceAssignments->Pins通过“*.qsf”文件指指配“XXX.qsf”是一个文本文件件，包含了了设计项项目所有有的配置置信息，，其中包包括器件件和引脚脚信息器件指配配：Assignments->Device->Device&PinOptions->GeneralJTAGUserCodeSpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEinstruction.IfyouturnonAutousercode,thisoptionisdimmedtoindicatethatitisnotavailable.ThisoptionisavailableforallAltera®®devicessupportedbytheQuartus®IIsoftwareexceptFLEX®6000devices.Device&PinOptions->UnusedPins未用引脚脚一般接接地Device&PinOptions->Configuration引脚指配配：Assignments->Pins->通过“*.qsf”文件指指配#Pin&LocationAssignments#==========================set_location_assignmentPIN_1-toa0\[0\]set_location_assignmentPIN_2-toa0\[4\]set_location_assignmentPIN_3-toa0\[2\]编译和综综合(compilationandsynthesis)如果编编码设计计完完成如果器器件和引引脚指配配完完成那么我们就就可以以开开始编译译了！请进入：：Processing->Complitaion看RTL图如果编译译通过，，那么我们还可可以看VHDL代码的的RTL图Tools->RTLViewer仿真(simulation)QuartusII的simulation功能使得FPGA代码设设计和和PCB设设计同步或或者超超前前进行.必须选择择进行行那种类类型？Function&Timing如何启动动仿真：：Processing->StartSimulation仿真(simulation):步步骤建立“.VWF”文件件File->New->OtherFiles->VectorWaveformfile设置仿真真的时间间分辨率率和仿真真时长Edit->EndTimeEdit->GridSize选择仿仿真类型型（Function&Timing）定义输入入波形启动仿真真：Processing->StartSimulation观察仿真真结果（（输出信信号的波波形）选择仿仿真类型型：Project->Setting->Simulator定义输入入波形编程与配配置(programandconfiguration)设置编程程硬件（编程电缆缆选择）Tools->Programmer->HardwareSetup设置下载载模式Tools->Programmer->Mode调入编程程文件Tools->Programmer->AddFile启动编程程Tools->Programmer->Start设置编程程硬件（（编程电电缆选择择）Tools->Programmer->HardwareSetup设置下载载模式FPGA配置置EPCS1，EPCS4等编编程EPC2,CPLD等等编程启动编程程JTAGUserCodeSpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEins