03级计算机专业《计算机组成原理》试卷A

2022—202203A学号 姓名 成绩一、填空题〔1分，15分〕1、一片容量为32k×８的SRAM存储器芯片，地址线有 条，数据线有8条，地址范围从0000 到 。16假设[x]

=11101100(单符号位)，则[x]补

。[x/2]补

= ，补冯偌依曼计算机的根本原理包括 和程序掌握。48个互斥型的微命令被安排到一组，当该组承受编码方法表示时，微指令格式的相关字段至少需要 位。设指令中形式地址为D,基址存放器为BX，则基址寻址方式时有效地址E= 。假设被传送的数据为11011011，假设承受偶校验技术，则校验位C= 。7、层次化的存储器系统一般分为三级： 、主存、辅存。8、层次化存储器构造的设计是依据 原理。9、虚拟存储器主要用于解决计算机中主存储器的 问题。10、指令操作码字段表征指令的＿＿＿＿＿，而地址码字段指示＿＿＿＿＿＿＿＿。11、程序掌握方式包括＿＿＿＿＿方式和＿＿＿＿＿＿＿＿方式。12、微指令的格式大体分成两类： 型微指令和垂直型微指令。二、选择题〔每题1分，共15分，请将答案写在下表中〕1、以下数中最小的数为＿＿＿＿＿＿。A〔101001〕 B〔52〕 C〔233〕 D〔102〕2 8 16 102、指令周期是指＿＿＿A、CPU从主存取出一条指令的时间 B、CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间 D、时钟周期时间3、计算机操作的最小时间单位是＿＿＿＿＿A、时钟周期 B、指令周期 C、CPU周期 D、微指令周期4、承受Cache的目的是 。A、提高存储器的速度 B、增加存储器的容量C、降低存储器的本钱 D、上述三者5、主存中的块可以放入Cache中的唯一的位置，这种Cache是 的。A. 全相联 B、组相联 C、块相联 D、直接映象6、以下表达正确的选项是 。CCPU匹配BRAMROMC、辅存中的程序需要调入主存中才能运行D、假设指令的地址码为20位，则主存容量20MB7、一条机器指令中包含的信息有 。A. 操作码、掌握码 B、操作码、马上数C、操作码、地址码、地址码、存放器号8、在指令格式设计中，承受扩展操作码的目的是 。A. 增加指令长度 B、增加地址码数量C、增加指令数量C、增加寻址空间9、在单总线构造的CPU中，连接在总线上的多个部件 。只有一个可以向总线发送数据，但可以有多个同时从总线接收数据可以有多个同时向总线发送数据，但可以有多个同时从总线接收数据可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据只有一个可以向总线发送数据，并且只有一个可以从总线接收数据10、在掌握信号中，相容的信号是 信号。A. 可以同时消灭的B、可以相继消灭的C、可以相互替代的D、可以相互容错的11、信息可以同时在两个方向上传输的总线称为 总线。A. 单工 B、半双工C、全双工D、单双工12、DMA访问内存时向CPU进入等待状态，等待DMA的批数据访存完毕后再恢复工作，这种状况称为 。A. CPU等待 B、周期挪用 C、交替访问 D、透亮的DMA13、中断向量是 。子程序入口地址 B、中断效劳程序入口地址C、中断效劳程序入口地址的地址设备地址14．算术右移指令执行的操作是〔 。01位，最低位移至进位标志位1位，最低位移至进位标志位；1位，最低位移至进位标志位；11位，最低位移至进位标志位；15．设置中断排队判优规律的目的是〔B?〕A．产生中断源编码B．使同时提出的恳求中的优先级别最高者，得到准时响应C．使CPU能便利地转入中断效劳子程序D．提高中断响应速度三、推断题〔10分〕〔〕1、利用二极管矩阵可以做成规律“与”和规律“或”电路。〔〕2、有一〔7，4〕11001111011，校验后可知此码有错。〔〕3、汇编语言就是机器语言。〔〕4、计算机的硬件档次对计算机系统的功能强弱有打算性作用。〔〕5、二进制数的位数越多，则能表示的十进制数就越大。〔〕6、计算机中只要硬件设备齐全，就可以正常工作。〔〕7CPU直接执行。〔〕8、Cache对系统程序员透亮〔〕9、浮点数的准确度由阶码的位数打算〔〕10、控存中存放解释指令执行的微程序和数据四、名词解释〔20〕1、中断 2、组相联映射 3、指令系统4、规格化 5、水平型微指令五、计算题(151x＝-0.01011，y＝0.010112x-y(42X=+0.1101Y=+0.1011用补码一位乘法求XY〔10分〕3、假设R〕1000〔1000〕2022〔2022〕3000〔P〕＝4000下访问到的操作数的值是什么？〔6分〕存放器寻址存放器间接寻址R〔R〕〔3〕直接寻址1000〔4〕存储器间接寻址〔1000〕〔5〕相对寻址－2022〔PC〕〔6〕马上数寻址＃2022六、应用题〔20分〕32片256K1位的SRAM(1)该存储器需要多少字节地址位？(3)CPUCPU的接口信MREQR/W。2CPUAC、一个状态存放器和其他几个存放器。各局部之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：①写出图A、B、C、D的名称和作用；②简述完成指令ADDY的数据通路〔Y为存储单元地址，本指令功能为(AC)+(Y→〔A〔15分〕MMMMACACBD+1ALUID操作掌握器状态存放器5、以下图所示为双总线构造机器的数据通路，IR为指令存放器，PC为程序计数器〔具有自增功能M为主存〔受w信号掌握R为地址存放器R为数据缓冲存放器由加、减掌握信号打算完成何种操作，掌握信号G掌握的是一个门电路“AddR2,R0”指令完成〔R0〕+(R2) R0的功能操作，画出其指令周期流程图，假设该指令的地址已放PC〔12分〕华中科技大学计算机学院A〔闭卷〕班级 学号 姓名 成绩一、填空题，每空一分，此题共15分假设[x]

=11101100(单符号位)，则[x/2]补

= ，[x]补

的模为 。补动态存储器的刷是按 (填行或列)进展；假设存储单体的容量为64K，承受双译码且地址线平均送到两个译码器中,则刷地址计数器的模为 。设指令中形式地址为D,基址存放器为BX，则基址寻址方式时有效地址E= 。假设被传送的数据为11011011，假设承受偶校验技术，则校验位C= 。“地址线单双向传输”这句话描述了总线的 特性。冯偌依曼计算机的根本原理包括 和 。磁盘的平均存取时间由 时间和平均等待时间组成对于7200转的磁盘而言，其平均等到时间约为 ms(取整数)。8、在微指令格式设计过程中，有8个互斥型的微命令被安排到一组，当该组承受编码方法表示时，微指令格式的相关字段至少需要 位。设计一个64位全并行的ALU需要 片先行进位部件74182。片选信号为101时，选定一个128K8位的存储芯片，则该芯片的所在存储单元空间的首地址为 ，末地址为 。二、名词解释，每题210233、指令系统4、规格化5、水平型微指令三、简答与论述题,此题共34分l.简要说明承受层次构造存储系统的目的和原理；目前存储系统分哪几个层次?它们在存储系统中所起的作用分别是什么?(8分)什么是总线？总线的仲裁方式解决什么问题？简述常见的掌握方式及其特点。〔8分〕〔8分〕简述微程序掌握器的设计思想。(10分)四、推断正误并改正你认为错误的命题(只能修改画线局部)(1*5=5分)、Cache程序员透亮〔〕2、浮点数的准确度由阶码的位数打算()3、控存中存放解释指令执行的微程序和数据()4、指令操作码字段的位数打算了指令系统中指令的数量()5、多操作数指令可以是单字长指令21(〕1X=7〔29/3，Y=5×〔5/35位步骤。(8分)2x＝-0.01011，y＝0.010112x-y(53X=+0.1101Y=+0.1011用补码一位乘法求XY〔8分〕六、CPU构造如以下图所示，其中包括一个累加器AC、一个状态存放器和其他几个存放器。各局部之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：①写出图A、B、C、DADDY〔Y元地址，本指令功能为(AC)+(Y)→〔AC〔15分〕MMMMACACBD+1ALUID操作掌握器状态存放器参考答案一、填空〔每空1分，共15分〕1111011，28 〕行，28 〔B〕+D 4).0 5．功能和电气6)存储程序,程序掌握7)寻道,4 8)4 9)．5 10)．0A000H,0BFFFFH二、名词解释〔每题210〕1、中断I/OCPU行处理外部或特别时间的程序,并在该程序执行完毕后又返回被终止的程序的过程.2、组相联映射CACHECACHECHACHE分行,映射时,数据块所在主存的组和CHACHE,CACHE定后,主存的该数据块则可以被映射到在该组的任意行.3、指令系统任何计算机所包含的全部指令的集合.指令系统与计算机的硬件构造和性能严密相关.4、规格化就是对浮点数尾数进展处理的一种方法,该方法规定,当浮点数的尾数双符号位与最高数据位不全都时候,承受左移或右移尾数,同时同步增大或削减阶码,直到将浮点数的尾数双符号位变化成最高数据位全都.5、水平型微指令一次能定义并执行多个微操作的微指令称为水平型微指令,一般有操作掌握字段、判别测试点。三、简答与论述题l.要点：目的:满足执行程序对高速度、大容量存储空间的需要〔2分〕原理：局部性原理 (2分)目前分成CHCHE-----主存—辅存三个层次 (2分)其中前者解决主存速度慢的问题，后者解决主存容量小的缺乏.(1分,2分)要点:总线是计算机各大部件之间的连接线，分为数据总线、地址总线和掌握总线三类.(1分)总线的仲裁解决多部件争用总线的问题 (1分)常见的仲裁方式包括：串行连接查询、计数器定时查询和独立恳求三种方式，(3分)特点分别为系统简洁扩展，但速度慢、优先级固定、单点故障明显；优先级敏捷，没有单点故障，但速度慢；优先级敏捷、响应速度快，没有单点故障。 (3分)要点：查找操作数据或指令地址的方法.(1分)多种寻址方式的目标是为了解决指令中操作数字段位数不够,从而限制了寻址范围和操作数大小,另外,设置多种寻址方式也为程序设计供给了肯定的敏捷性.(4间接寻址图(3要点:在分析特定CPU构造和相关硬件环境的根底上(这句话很重要,2分),仿照程序设计的方法，画出在特定硬件环境下每条指令的指令周期流程图(2分),把完成每条指令所需要的操作掌握信号进展优化和时间同步编写成微指令，然后存放到一个只读存储器(控存)中(3分执行每条微指令中规定的微操作,从而完成指令的功能,重复这一过程,直到该程序的全部指令完成(2).微程序掌握器的设计承受了存储技术和程序设计技术，使简单的掌握规律得到简化，从而推动了微程序掌握器的广泛应用.(1分)对错误命题只推断不改正或改正不正确均不得分15〕1、2、修改成:浮点数的准确度由尾数的位数打算或:浮点数的范围由阶码的位数打算3、修改成:控存中存放解释指令执行的微程序4、5、五、计算题〔此题三道小题，共21分〕要点：设阶码和尾数均承受双符号位表示,则[X]

=0011100.11101[Y]补

=0010100.101 (1补求出阶差:=[X] +[-Y]=00111+11011=00010,阶差为2YX阶码 阶码[Y]

=0011100.00101 (1补3)求出尾数和00.11101+00.00101=01.00010 (2分)规格化并推断结果溢出由于尾数运算的双符号位不同,因此,需要对结果进展左移规格化,并将阶码加1,则[X+Y]补

=01000,00.10010 (2由于阶码的双符号位不同,因此,该浮点运算结果发生溢出,且是正溢出(2分)2、要点:解;[X]

=11.10101,[Y]

=00.01011补[2X]补

补=11.01010, [-Y]

11.10101 (2分)补[2X]补

+ [-Y]补

10.11111 (2分)结果的双符号位不同,故运算结果溢出.。 〔1分〕3、要点:1)[X]补

=0.11