半导体存储器

关于半导体存储器第一页，共三十五页，2022年，8月28日9.1

概述

主要要求：

了解半导体存储器的作用、类型与特点。第二页，共三十五页，2022年，8月28日

主要由与阵列、或阵列、输出缓冲级等部分组成，为大规模组合逻辑电路。二、半导体存储器的类型与特点只读存储器(ROM，

即Read-OnlyMemory)随机存取存储器(RAM，

即RandomAccessMemory)

主要由地址译码器、存储矩阵、读/写控制电路等部分组成，为大规模时序逻辑电路。一、半导体存储器的作用

存放二进制信息ROM是只读存储器，在正常工作时，其内存数据只能读出，而不能写入。但断电后其内部数据不会丢失。常用于存放一些不变的数据，如一些重要的常数、系统管理程序等。RAM是随机存取存储器，既能读出信息又能写入信息。但断电后其数据将丢失。它用于存放一些临时数据和中间处理数据结果，如计算机内存。第三页，共三十五页，2022年，8月28日主要要求：

理解ROM的电路结构、工作原理。理解用ROM实现组合逻辑函数的方法。9.2

只读存储器（ROM）第四页，共三十五页，2022年，8月28日按数据写入方式不同分固定ROM可编程ROM(Programmable

ROM，简称PROM)可擦除可编程ROM(ErasablePROM，简称EPROM)

其存储数据在制造时确定，用户不能改变。用于批量大的产品。其存储数据由用户写入。但只能写一次。用户可以多次改写存储的数据。ROM的类型及其特点

第五页，共三十五页，2022年，8月28日9.2.1ROM的电路结构

由地址译码器、存储距阵和输出缓冲器组成ROM的电路结构图

存储器的存储容量为2nm

字位。第六页，共三十五页，2022年，8月28日1.电路组成

9.2.2固定ROM的工作原理

一、二极管ROMD0D1D2D34×4二极管ROM结构图

&A1A0字线信号位线输出信号&&&11W3W2W1W0

地址译码器。

A1、

A0为地址输入端，W3~W0为译码器输出的4条字线。

存储矩阵由二极管或门组成，D3~D0为存储矩阵输出的4条位线。第七页，共三十五页，2022年，8月28日1.电路组成

一、二极管ROMD0D1D2D34×4二极管ROM结构图

&A1A0字线信号位线输出信号&&&11W3W2W1W09.2.2固定ROM的工作原理

在W3~W0中任一个输出高电平时，则在D3~D0

4条线上输出一组4位二进制代码，每组代码表示一个字。第八页，共三十五页，2022年，8月28日2.读数

一、二极管ROMD0D1D2D34×4二极管ROM结构图

&A1A0字线信号位线输出信号&&&11W3W2W1W09.2.2固定ROM的工作原理

当输入一组地址码时，则在ROM的输出端可读出该地址码对应的存储内容。如A1A0=00时，则字线

W0=A1A0=1，其它字线都为0，这时和W0相连的两个二极管导通，位线D2=1、

D0=1,而D3和D1都为0,在输出端得到D3D2D1D0=0101数据输出。可见：1.交叉处接有二极管的相当于存储1，没有接二极管的相当于存储0。2.当某字线被选中时，相应存储单元数据从位线D3~D0

输出。第九页，共三十五页，2022年，8月28日44存储矩阵示意图

W3W2W1W0D0D1D2D3字线位线交叉处的圆点“”表示存储“1”；交叉处无圆点表示存储“0”。交叉点的数目表示存储器存储容量。存储容量字数位数存储矩阵可简化表示为：字线数位线数第十页，共三十五页，2022年，8月28日3.输出逻辑表达式

D0D1D2D34×4二极管ROM结构图

&A1A0字线信号位线输出信号&&&11W3W2W1W0由此可看出，D3~D0都为最小项之和。最小项由译码器产生，而和项由或门产生。因此，二极管ROM是由译码器的与阵列和存储矩阵的或阵列级联而成的。第十一页，共三十五页，2022年，8月28日MOS管ROM电路结构图

二、

MOS管ROM

有二极管的地方对应换成了NMOS管。第十二页，共三十五页，2022年，8月28日

PROM出厂时，全部熔丝都连通，全部存储单元相当

于存储1。用户在编程时，可根据要求，借助编程工具将不需要存储单元中的熔丝烧断即可。熔丝烧断后不可恢复，故PROM只能进行一次性编程。

二极管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔丝熔丝熔丝9.2.3可编程只读存储器(PROM)第十三页，共三十五页，2022年，8月28日用一个特殊的浮栅MOS管替代熔丝。

用紫外线擦除信息的，称为EPROM。

用电信号擦除信息的，称为EEPROM，即E2PROM。

按擦除方式不同分

EPROM只能整体擦除，擦除时间较长。E2PROM中的存储单元可逐个擦除逐个改写，它的编程和擦除都用电信号完成，速度比EPROM快得多。9.2.4可擦除可编程只读存储器(EPROM)

第十四页，共三十五页，2022年，8月28日由于PROM中的地址译码器为固定的与阵列，输出为输入地址变量的全部最小项。存储矩阵为可编程的或阵列，它输出的为相应的输入最小项的和，为标准与–或表达式。而任何组合逻辑函数都可变换为标准与-

或式，因此，用PROM可实现组合逻辑函数。

9.2.5PROM的应用

第十五页，共三十五页，2022年，8月28日[例]

试用PROM构成一个1位全加器。解：(1)设在第i位的二进制数相加，输入变量为被加数Ai

、加数Bi，低位来的进位数为Ci-1。输出为本位和Si、向相邻高位的进位数为Ci。由此可列出全加器的真值表。1111110011101010100110110010100110000000CiSiCi-1BiAi输出输入第十六页，共三十五页，2022年，8月28日Ai≥1BiCi-1≥1m0m1m2m3m4m5m6m7地址译码器CiSi(2)

画出用PROM实现的逻辑图第十七页，共三十五页，2022年，8月28日9.3随机存取存储器

主要要求：

理解RAM的电路结构和工作原理。理解RAM的扩展存储容量的方法。第十八页，共三十五页，2022年，8月28日RAM的电路结构

9.3.1RAM的电路结构

为了能方便地选择到存储器中的任一个存储单元，将地址译码器分为行、列地址译码器，然后根据行、列地址去选通相应的存储单元进行读出或写入数据。第十九页，共三十五页，2022年，8月28日RAM的电路结构

由于单片ROM的存储容量是很有限的，往往不能满足计算机和其它信息处理系统的要求，因此，需用多片RAM来扩展存储容量。因此，在每片RAM上设有片选端和读/写控制端。9.3.1RAM的电路结构第二十页，共三十五页，2022年，8月28日RAM的电路结构

输入/输出线数多少取决于每个地址中寄存器的位数。如在512×4位的RAM中，每个地址中有4个存储单元，所以有4条I/O线。9.3.1RAM的电路结构第二十一页，共三十五页，2022年，8月28日RAM的电路结构

在RAM中存储单元被排列成矩阵的形式，所以称为存储矩阵。每个存储单元只有被行输出线和列输出线同时选中的才能被访问。存储单元可以是静态的，也可以是动态的。9.3.1RAM的电路结构第二十二页，共三十五页，2022年，8月28日RAM与ROM的比较

相同处

★

都含有地址译码器和存储矩阵

★

寻址原理相同

相异处

★

ROM

的存储矩阵是或阵列，是组合逻辑电路。

ROM工作时只能读出不能写入。掉电后数据

不会丢失。

★

RAM

的存储矩阵由触发器或动态存储单元构

成，是时序逻辑电路。RAM工作时能读出，

也能写入。读或写由读/写控制电路进行控制。

RAM掉电后数据将丢失。第二十三页，共三十五页，2022年，8月28日9.3.2RAM中的存储单元六管CMOS静态存储单元

一、静态随机存取存储器（SRAM）的存储单元

由V1、V2和V3、V4两个CMOS反相器输出和输入交叉耦合组成的基本触发器，可用来存储一位二进制信息。1.电路组成第二十四页，共三十五页，2022年，8月28日六管CMOS静态存储单元

一、静态随机存取存储器（SRAM）的存储单元V5、V6为由行线X

控制的门控管。V7、V8为由列线Y

控制的门控管。9.3.2RAM中的存储单元1.电路组成第二十五页，共三十五页，2022年，8月28日六管CMOS静态存储单元

一、静态随机存取存储器（SRAM）的存储单元2.工作原理9.3.2RAM中的存储单元读操作：在X=1、Y=1时，V5、V6和V7、V8都导通，触发器和位线接通，数据线和位线也接通，这时，触发器中存储的数据通过数据线读出。第二十六页，共三十五页，2022年，8月28日六管CMOS静态存储单元

一、静态随机存取存储器（SRAM）的存储单元2.工作原理9.3.2RAM中的存储单元写操作：在X=1、Y=1时，将要写入存储单元的数据送到数据线D和D上。如写数据1时，由于V7、V5导通，D=1通过这两个MOS管送到Q端；由于V8、V6导通，D=0送到Q端，使V1截止、V3导通，这时Q=D=1、Q=D=0，触发器置1，表示输入的数据D=1已被写入存储单元。第二十七页，共三十五页，2022年，8月28日

二、动态随机存取存储器（DRAM）的存储单元9.3.2RAM中的存储单元

静态RAM存储单元的主要缺点是静态功耗大，使集成度受到限制，采用动态MOSRAM可克服这个缺点。动态RAM存储单元是利用

MOS管栅极与源极之间的高阻抗及栅极电容来存储信息的。由于电容存在漏电，栅极电容上存储的信息不可能长期保存，为了防止信息丢失，必须定时给电容补充电荷。第二十八页，共三十五页，2022年，8月28日四管MOS动态存储单元

二、动态随机存取存储器（DRAM）的存储单元

C1、C2为MOS管的栅极输入电容，数据以电荷的形式存储在C1、C2上。9.3.2RAM中的存储单元第二十九页，共三十五页，2022年，8月28日二、动态随机存取存储器（DRAM）的存储单元单管MOS动态存储单元

9.3.2RAM中的存储单元第三十页，共三十五页，2022年，8月28日9.3.3RAM的扩展

(一)RAM的位扩展如一片RAM的字数已够用，而每个字的位数不够用，则采用位扩展的方法来扩展每个字的位数。其方法是将各片RAM的地址输入端、读/写控制端R/W和片选端CS对应地并接在一起。RAM的位扩展接法

第三十一页，共三十五页，2022年，8月28日RAM