IRIG-B码的产生与解调系统设计与实现-图文

万方数据万方数据己口l口年5月第己9暮第5期黝戮搦黝㈤黝㈣㈣㈤㈥疆囊√’、研究与开发有8位为辅助位,天、时、分、秒分别为10位、6位、7位、7位,通过ISA总线送人微机内存,进行系统的校时同步。2.2可编程逻辑器件选择可编程逻辑器件(PLD是近年来随着微电子技术的高速发展而出现的一种新型器件,它一改采用传统中、小规模集成电路来设计数字系统所同有的芯片种类多、体积大、设计周期长、费用高的缺点,消除了印刷电路板(PCB上元件之间连线交叉、重叠,工艺要求高。分布电容大而使系统可靠性下降的缺陷,从而使设计者可以随心所欲地用PI。D完成各种规模系统的设计,准确实现系统各项功能的要求,因而在各种数字系统中得到广泛应用。Ahera公司的FPGA(fieldprogrammedgatearray器件具有良好的性能、极高的密度和非常大的灵活性,它通过高集成度、多I/0口及最快的速度为用户的各种需求提供有效的解决方案,极大地满足了对“在一个编程芯片集成系统(SOPC”日益增长的需要[‘]。基于此,本设计采用Altera公司Cyclone系列的EPlC6Q240C8N芯片,它具有5980个逻辑单元,90kb的内部存储,2个内部锁相环(PLL,240个管脚,可以很好地满足本设计需求。3硬件程序设计根据系统设计方案,IRIG-B码的产生与解调系统除了要完成IRIG-B码的产生与解调之外,还要完成ISA总线控制和输入/输出控制等功能。3.1IRl昏B码的产生由B码的特点可知,B码产生的正确与否,关键是在于能否产生包含各种信息的2进制编码:在一帧的适当位置插入时间码、帧同步码和帧标志码,并实现并串转换。分析B码信号的特点,设计B码产生的原理如图3所示。图3B码产生的原理框图图3中,为了产生BCD格式的时间码,时间码产生模块设计采用9个计数器,分别产生BCD格式的秒个位(4位、秒十位(3位、分个位(4位、分十位(3位、时个位(4位、时十位(2位、天个位(4位、天十位(4位、天百位(2位共30位码元。30位码元以BCD码的格式送给B格式码产生模块,该模块根据B码信号的特点,将一个时帧周期1秒分为10个功能块,每个功能块中包含10个码元,在前5个功能块中,将BCD码从个位到十位,从低到高依次排出,且在个位与十位之间添加一个索引标志(当“o”处理。另外,在每一秒帧的开始都有一个参考码元,作为一帧开始的识别标志;每一个功能模块末尾都有一个位置标志。信息添加过的并行数据码元经过缓存后送入并串转换电路,将并行码串行输出给脉宽发生模块,由脉宽发生模块根据不同的串行码产生出B码所需的3种脉冲形式(2ms、5ms和8ms脉冲,经过输出缓存控制模块,送出B码信号。送出的B码信号波形如图4所示。图4B码产生模块送出的B码信号波形图3.2IRIG-B码的解调由于B码信号是以脉冲的时间宽度来代表2进制‘0’、‘1’和标志位的,所以无论采取何种技术体制,其关键点都在于码元时宽的正确识别。最直接的想法就是用计数器对输入信号的脉宽进行记数,当满足一定的计数值时,输出‘0’、‘1’和标志位信号。基于以下几点考虑。本系统采用1MHz的计数时钟‘“:(1计数时钟频率过高,势必引入更多噪声,造成系统精度下降,甚至会影响正常的逻辑判别;而且也会消耗更多的芯片资源;(2考虑到B码信号的精度,如果时钟信号频率过低(1kHz,则在对脉宽进行计数的时候,由于计数值比较小(10以内,不同脉宽信号的计数值相差也很小,所以在用计数值进行正常的逻辑判断的时候,很容易受到外部噪声的影响,造成误判;(3采用1MHz时钟对信号脉宽计数,8ms、5ms、2ms时宽信号的计数值分别为8000、5000、2000,计数值相对来说不是很大,节省了很多片上资源,提高了芯片的利用效率,而且3个计数值相差也很大,即使受到外部干扰的影响,也很难出现计数区间重叠的现象,大大降低了逻辑误判的概率。由前面对B码信号的介绍可知,2个连续的8ms时宽脉冲才表示一帧的开始,因此,必须首先检测到一帧信号的帧头,才能按照预定格式正确地解调出秒、分、时、天中国科技核心期刊一49—万方数据信息,所以,解调程序必须自上而下分成2个模块来完成,原理如图5所示。图5B码解调原理示意图为验证解调程序的正确可行,外接IRIGB码信号源,使用Altera公司的QuartuslI软件中的SignalTapII观察输出结果如图6所示。由图可见,程序能够准确地解调出输入的串行时闻码,并将其转换为并行的8421码形式输出,满足设计要求。图6SignalTap11中的解码结果3.3其他功能实现在完成了1R1GB信号的产生与解调设计之后,其他的工作主要还有2项;(1IRIG-B信号的输入/输出控制:其一,使系统产生的B码信号能够正确的输出;其二,正确引入外部B码信号,供系统解调使用。如2.1节所述,IRIDB码的传输一般采用RS422电平,因此,在将信号输出电路板或接入FPGA之前,选用专门的电平转换芯片完成RS422和TTL之间的电平转换。另外,由于外部系统工作需要,B码输出受微机控制,在正常输出状态和高阻状态之间切换。(2ISA总线控制:建立与微机的数据链路,使系统能够正确接收到微机发送的控制命令和配置数据,并将B码解调结果实时的送给微机,供系统校时使用。ISA总线控制比较简单,主要包括地址译码、读写时序控制等操作,按照总线协议编写适当的控制时序即可。一50一己口I口年5月第己g卷第5期—_隧4应用软件设计应用软件是整个系统的控制核心,主要完成IRIpB信号产生时的时间信息设置和IRIG-B码解调时的时间读取和显示。软件设计为工作于MicrosoftWindows2000/XP操作系统的独立应用程序,具有灵活的操作方式和友好的人机界面。根据系统软硬件功能的分配,将系统软件进一步划分成驱动程序、实时读、实时写、实时处理4个功能模块,在系统总控软件的集成和调度下完成整个系统的功能。系统软件的组成如图7所示。图7系统软件组成(1驱动程序Windows操作系统为了安全的目的,将绝大部分需要与硬件直接打交道的人口保护起来,运行在ring3层的用户应用程序无法直接访问硬件,特别是不能提供中断服务,必须通过运行于ring0层的设备驱动程序访问硬件哺]。系统驱动程序模块的功能是实现对B码产生模块的计时初始值的实时设置和B码解调模块解调数据的实时读取,供运行在rin93层的计算机软件进行时间显示和系统校时使用。系统使用WinDriver作为驱动程序的开发工具。WinDriver是一种非常方便的用于开发驱动程序的工具,开发人员根本不需要熟悉操作系统的内核知识,整个驱动程序中的所有函数都是T作在用户态的,通过与WinDriver的.vxd和.sys文件交互来达到驱动硬件的目的。(2实时读实时读模块的功能主要分2部分:一是通过ISA总线实时读取外部输入的B码信号通过FPGA解调模块输出的解调时问信息,供后续微机显示和校时使用;二是实时读取硬件设备状态参数,监测硬件运行情况。(3实时写实时写模块的功能主要分2部分:一是将用户设置的时间初始值通过ISA总线送给FPGA的B码产生模块,供该模块以此为计时基准,产生所需时间段B码信号;二是向硬件设备发送微机命令,如内外B码源选择,内外时钟选择等。(4实时处理实时处理模块包括实时显示和实时系统校时2个小模块,其主要功能是将实时读模块得到的数据及时地显示中国科技核心期刊万方数据20I口年5月…第己g暮第弓期翻嘲嘲缫黝黝黝黝燃黝燃徽黼警j;∥_研究与开发出来,供用户查看和系统校时。系统设计的应用软件界面如图8所示。其中电压监●测部分对硬件电路板上各个电压进行实时监测,掌握硬件设备运行情况。5功能验证图8系统应用软件运行界面为了验证系统设计的正确性,在确保3.2节设计的B码解调程序正确的情况下,将B码产生模块输出的B码信号直接转接入FPGA的B码解调模块的输入端口。通过SignalTapII观察输出结果如图9所示。璺n删w【嘲竹碗C咄:O拍1’∞n磬m蜘铂附血f嚼暗鹿.岫‘F蕾、b嘲嘲-B-嘲Jl:硒jm蛳【atni蛳.Bm出ⅨⅫ恤啦n‰I搬寻%.B憎毋嘛趣且举可3瓢玉两B.B』蝴翱q.瞳撕丑翻。J脯翻峨J■鳓图9SignalTapII功能验证输出结果图从图中可以看出,B码解调模块可以正常解调B码产生模块输出的B码信号。6结束语本系统采用逻辑电路来实现IRIG-B码的产生及解调,以FPGA器件完成所有逻辑电路的功能,将全部数字控制电路集成在一个芯片中,满足体积较小和柔性控制的要求,具有使用方便,操作灵活的特点,方便了设备检修和系统调试。经过实验验证可知,由B码码源输出的串行时间码,通过标准的B码解调器的解调能够得到正确的时间信息和其他控制信息,而且时间初始值能够通过应用软件随意设置;由标准B码码源输入的B码信号,能够通过B码解调模块得出正确的时间码,并且可以通过应用软件实时校正系统时间和实时显示,满足设计需求。随着航天技术的进步。航天测控设备也不断发展,测控设备的可靠性和小型化是必然的趋势。CPLD或FP-GA等超大规模可编程集成电路在这方面能发挥较好的作用,其应用可使测控设备结构更加简单紧凑,性能更加可靠。随着软件无线电技术在航天测控设备中的应用,超大规模可编程集成电路将发挥更大作用[7]。中国科技核心期刊参考文献张向荣.IRIG-B格式时间码解码接口卡电路设计口].单片机与嵌入式系统应用,2001(9:31-33,36.郭东文,李秋娜.基于CPLD的IRIG-B码源的实现[J].遥测遥控,2002(6:21—24.孟敏.基于CPLD的IRIG-B码解码器的设计[J].电子技术,2002(12:42-44.Clive“Max”Maxfield.FPGA设计指南[M].北京:人民邮电出版社,2000.刘明波,侯孝民.基于CPLD的IRIG-B码解码器设计与实现[J].国外电子测量技术,2008,31(5:48—50,59.邢志刚,翁茂平.Windows2000驱动程序开发口].微型电脑应用,2001,17(3:62—63,54.孟敏.基于CPLD的IRIG-B码解码器的设计[J].电子技术,2002(12:44—46.一51一]]]]]]]I=l凹口I!I瞄口口万方数据IRIG-B码的产生与解调系统设计与实现作者：作者单位：刊名：英文刊名：年，卷(期：被引用次数：刘明波，耿文建，华安，刘艳，LiuMingbo，GengWenjian，HuaAn，LiuYan刘明波,耿文建,华安,LiuMingbo,GengWenjian,HuaAn(中国卫星海上测控部,无锡,214431，刘艳,LiuYan(西北师范大学教育技术与传播学院,兰州,730000国外电子测量技术FOREIGNELECTRONICMEASUREMENTTECHNOLOGY2010，29(50次参考文献(7条1.张向荣IRIG-B格式时间码解码接口卡电路设计2001(92.郭东文.李秋娜基于CPLD的IRIG-B码源的实现2002(63.孟敏基于CPLD的IRIG-B码解码器的设计2002(124.Clive"Max"MaxfieldFPGA设计指南20005.刘明波.侯孝民基于CPLD的IRIG-B码解码器设计与实现2008(56.邢志刚.翁茂平Windows2000驱动程序开发2001(37.孟敏基于CPLD的IRIG-B码解码器的设计2002(12相似文献(10条1.期刊论文雒俊鹏.LUOJun-peng基于FPGA的IRIG-B(DC码产生电路设计-电子设计工程2010,18(5提出了一种IRIG-B(DC码产生电路的设计方法.采用Altera公司低功耗CycloneFPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件.为了设置和观察,使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息.仿真和试验结果表明,该设计可以产生标准的IRIG-B(DC码时间脉冲序列.2.期刊论文陈曦.刘方.CHENXi.LIUFang基于FPGA的IRIG-B(DC码的解码方案-仪器仪表用户2009,16(3IRIG-B码是国际上通用的时间码格式.传统的利用单片机对其进行解码,但是这样电路复杂而且难以维护升级.因此本文基于FPGA提出一种利用VHDL语言实现IRIG-B码的解码的实现方案.3.学位论文王茂凌基于FPGA的IRIG-B码调制解调方法2005本论文研究的主要内容是时间服务器中的IRIG-B时间码的输入输出接口.通过分析IRIG-B标准，使用FPGA设计IRIG-B码交流码的调制解调方法。论文中的关键方法是CORDIC算法的改进算法(简称M-CORDIC算法。CORDIC算法最早由J.E.Volder提出，后来J.S.Walther提出扩展算法。本论文中提出了便于FPGA实现的M-CORDIC算法，同J.S.Walther的扩展算法相对比，在FPGA芯片中实现时的最大工作频率提高10％、占用资源减少20％。论文中使用M-CORDIC算法，设计了基于FPGA的IRIG-B码交流码的调制解调方法。该方法采用VHDL语言设计，并且采用MODELSIM软件针对Xilinx公司SpartanIIE系列的xc2s400e芯片进行了布局布线后仿真。综合、仿真的结果可知，该设计的最大工作频率为89.1MHz。4.期刊论文王茂凌.WANGMao-ling基于FPGA的IRIG-B(DC码解码-现代有线传输2005(4IRIG-B(DC时间码(简称B码是国际通用时间格式码,广泛应用于各种系统的时间同步.本文给出了基于FPGA的IRIG-B(DC标准时间码解码设计.详细介绍了IRIG-B码及其解码原理,以及采用FPGA实现解码的方法.5.期刊论文佟刚.曹永刚.陈涛.TONGGang.CAOYonggang.CHENTao基于MSP430+FPGA的IRIG-B码时统设计-电光与控制2009,16(5MSP430系列单片机是集成度高、超低功耗的16位单片机.Cyclone系列芯片是Altera公司推出的低价格、RAM可达288kb的高容量的FPGA.IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步.详细介绍了IRIG-B码解码电路和调制电路的硬件设计.MSP430的软件采用C语言编写,使程序有很强的可移植性.6.期刊论文熊立智.唐普英.XIONGLi-zhi.TANGPu-ying基于FPGA的IRIG-B解码电路设计与实现-通信技术2010,43(8在航天电子设备中,需要为电子设备提供统一的时间信息,以便对设备信息进行时间校正.因此需要研制高精度的时间解码装置,为电子装备试验提供精确的统一时间基准.提出了一种IRIG-B的AC码解调出DC码的方法,然后从Dc码中解码出时、分,秒信息.整个解码过程用FPGA及其外围电路实现.与以往的各种方法相比,该解码方法具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性.该设计方案在以Altera的EP3C5F25617为核心器件的硬件平台上得到验证.7.期刊论文张斌.张东来.王超.ZHANGBin.ZHANGDong-lai.WANGChao基于FPGA的IRIG-B(DC码同步解码设计测控技术2008,27(2介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果.重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程.8.期刊论文魏颖.黄军娜.姬琪.沈湘衡.WEIYing.HUANGJun-na.JIQi.SHENXiang-heng基于FPGA的时统设备的IRIG-B时间码设计-北华大学学报（自然科学版）2006,7(6提出了一种以FPGA为核心,外围控制电路与D/A转换电路相结合的方法实现的IRIG-BDC码和AC码元的设计,重点分析了FPGA内部模块的具体实现过程.该设计既能检测时统设备输入端口是否工作正常,同时也能检测时统内部守时功能和交