数字电路基础之门电路和组合逻辑电路

数字电路的基础知识数字信号和模拟信号电子电路中的信号模拟信号数字信号时间连续的信号时间和幅度都是离散的1模拟信号：tu正弦波信号t锯齿波信号u2研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。在模拟电路中，晶体管一般工作在放大状态。3数字信号：数字信号产品数量的统计。数字表盘的读数。数字电路信号：tu4研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。5第二章门电路和组合逻辑电路§2.1概述§2.2分离元件门电路

§2.3TTL集成门电路§2.4MOS门电路§2.5逻辑代数

§2.6组合逻辑电路分析§2.7利用小规模集成电路设计组合电路§2.8几种常用的中规模组件6§2.1概述在数字电路中，门电路是最基本的逻辑元件。门电路的输入信号于输出信号之间存在一定的逻辑关系，所以门电路又称逻辑门电路。门电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。在数字电路中，门电路的输入输出信号都是用电位（电平）的高低来表示。一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。7ViVoKVccR100VVcc只要能判断高低电平即可K开------Vo=1,输出高电平K合------Vo=0,输出低电平可用三极管代替8R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性（截止区—饱和区）：截止饱和9§2.2分离元件门电路一、二极管与门FD1D2AB+12V10“与与””逻逻辑辑A、、B、、C都都具具备备时时，，事事件件F才才发发生生。。EFABC&ABCF逻辑辑符符号号11F=A••B••C逻辑辑式式逻辑乘法逻辑与AFBC00001000010011000010101001101111真值值表表12二、、二二极极管管或或门门FD1D2AB-12V13“或或””逻逻辑辑A、、B、、C只只有有一一个个具具备备时时，，事事件件F就就发发生生。。1ABCF逻辑辑符符号号AEFBC14F=A+B+C逻辑辑式式逻辑加法逻辑或AFBC00001001010111010011101101111111真值值表表15R1DR2AF+12V+3V三、、三三极极管管非非门门嵌位位二二极极管管16“非非””逻逻辑辑A具具备备时时，，事事件件F不不发发生生；；A不不具具备备时时，，事事件件F发发生生。。逻辑辑符符号号AEFRAF17逻辑辑式式逻辑非逻辑反真值值表表AF011018R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门与非非门门19几种种常常用用的的逻逻辑辑关关系系逻逻辑辑“与与””、、““或或””、、““非非””是是三三种种基基本本的的逻逻辑辑关关系系，，任任何何其其它它的的逻逻辑辑关关系系都都可可以以以以它它们们为为基基础础表表示示。。与非非：：条件件A、、B、、C都都具具备备，，则则F不不发发生生。。&ABCF20或非：条件A、B、C任一一具备，则则F发生生。1ABCF异或：条件A、B有一个具具备，另一一个不具备备则F发发生。=1ABCF21分离元件门门电路缺点点1、体积大大、工作不不可靠。2、需要不不同电源。。3、各种门门的输入、、输出电平平不匹配。。22§2.3TTL集集成门电路路一、TTL与非门的的基本原理理与分离元件件电路相比比，集成电电路具有体体积小、可可靠性高、、速度快的的特点，而而且输入、、输出电平平匹配，所所以早已广广泛采用。。根据电路路内部的结结构，可分分为DTL、TTL、HTL、MOS管集成门电电路。23+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与非非门的内部部结构&ABCF24+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一输输入为低电电平（0.3V）时时“0”1V不足以让T2、T5导通三个PN结导通需2.1V25+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一输输入为低电电平（0.3V）时时“0”1Vuouo=5-uR2-ube3-ube43.6V高电平！26+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、输入全全为高电平平（3.4V）时“1”全导通电位被嵌在2.1V全反偏1V截止272、输入全全为高电平平（3.4V）时+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uF=0.3V此电路281、电压传传输特性二、TTL与非门门的特性和和技术参数数测试电路&+5Vuiu029u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值UT=1.4V理想的传输输特性输出高电平平输出低电平平30（1）输出出高电平UOH、输出低电电平UOLUOH2.4VUOL0.4V便认认为合格。。典型值UOH=3.4VUOL0.3V。(2)阈阈值电压压UTui<UT时，认为ui是低电平。。ui>UT时，认为ui是高电平。。UT=1.4V312、输入、、输出负载载特性&&？（1）前后后级之间电电流的联系系32+5VR4R2R5T3T4R1T1+5V前级输出为为高电平平时前级后级反偏流出前级电流IOH（拉电流））33前级输出为为低电平平时+5VR2R13kT2R3T1T5b1c1R1T1+5V前级后级流入前级的的电流IOL约1.4mA(灌电流)34关于电流的的技术参数数35（2）扇出出系数:与非门电路路输出驱动动同类门的的个数+5VR4R2R5T3T4T1前级T1T1IiH1IiH3IiH2IOH前级输出为为高电平时时例如：36+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为为低电平平时37输出低电平平时，流入入前级的电电流（灌电电流）：输出高电平平时，流出出前级的电电流（拉电电流）：与非门的扇扇出系数一一般是10。381、悬空的的输入端相相当于接高高电平。2、为了防防止干扰，，可将悬空空的输入端端接高电平平。说明39（3）平均均传输时间间tuiotuoo50%50%tpd1tpd2平均传输时时间40三、其它它类型的TTL门电电路（三态态门）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE---控制端41+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止42+5VFR4R2R1T2R5R3T3T4T1T5ABDE10导通截止截止高阻态43&ABF符号功能表低电平起作用44&ABF符号功能表高电平起作用45E1E2E3公用总线０１０三态门主要要作为TTL电路与与总线间的接口电路用途：E1、E2、E3分时接入高高电平46§2.4MOS门门电路半导体集成成门电路按导电类型型分为：双极型（TTL)(双极型型晶体管））MOS型（绝缘栅场场效应管））（单极型型晶体管））MOS型：：优点：制制造工艺简简单、集成成度高、功功耗低、抗抗干扰能力强强，便于向向大规模集集成电路发发展。缺点：工作作速度较低低。47一、场效应应晶体管场效应管与与双极型晶晶体管不同同，它是多多子导电，，输入阻抗抗高，温度度稳定性好好。结型场效应应管JFET绝缘栅型场场效应管MOS场效应管有有两种:481、绝绝缘栅场效效应管:（1）结构构和电路符符号PNNGSDP型基底两个N区SiO2绝缘层49PNNGSD金属铝导电沟道GSDN沟道增强型型50NPPGSDGSDP沟道增强型型51P沟道耗尽型型NPPGSDGSD予埋了导电电沟道52（2）MOS管的工作原原理以N沟道增增强型为例例PNNGSDUDSUGS53PNNGSDUDSUGSUGS=0时D-S间相当于两个反接的PN结ID=0对应截止区区54PNNGSDUDSUGSUGS>0时UGS足够大时（UGS>VT）感应出足够多电子，这里以电子导电为主出现N型的导电沟道。感应出电子子VT称为阈值电电压55PNNGSDUDSUGSUGS较小时，导导电沟道相相当于电阻阻将D-S连接起来来，UGS越大此电阻阻越小。56PNNGSDUDSUGS当UDS不太大时，，导电沟道道在两个N区间是均均匀的。当UDS较大时，靠靠近D区的的导电沟道道变窄。57PNNGSDUDSUGSUDS增加，UGS=VT时，靠近D端的沟道道被夹断，，称为予夹夹断。夹断后ID呈恒流特性。ID58（3）增强强型N沟道道MOS管的特性曲曲线转移特性曲曲线0IDUGSVT59输出特性曲曲线IDUDS0UGS>060二、NMOS门电电路1、NMOS“非””门电路0UDSIDuiuoUCCR负载线ui=“1”ui=“0”uo=“0”uo=“1”61uiuoUCCuiuoUCC实际结构？等效结构622、”与非非”门电路路AYUCCB632、”或非非”门电路路AYUCCB64三、CMOS反相相器（互补补对称）UCCST2DT1AFNMOS管PMOS管CMOS电路65UCCST2DT1uiuoui=0截止ugs2=UCC导通u０=“１”1、“非””门电路66UCCST2DT1uiuoui=１导通截止u０=“０”672、“与非非”门电路路（略）3、“或非非”门电路路（略）68三、CMOS电路的优点点１、静态功功耗小。２、允许电电源电压范范围宽（318V）。3、扇出系系数大，抗抗噪容限大大。69§2.5逻逻辑代数数一、逻辑代代数运算法法则在数字电路路中，我们们要研究的的是电路的的输入输出出之间的逻逻辑关系，，所以数字字电路又称称逻辑电路，相应的研研究工具是是逻辑代数（（布尔代数数）。在逻辑代数数中，逻辑辑函数的变变量只能取取两个值（（二值变量），即0和和1，中间间值没有意意义，这里里的0和1只表示两两个对立的的逻辑状态态，如电位位的低高（（0表示低低电位，1表示高电电位）、开开关的开合合等。701、几种基基本的逻辑辑运算从三种基本本的逻辑关关系，我们们可以得到到以下逻辑辑运算：0•0=0•1=1••0=01•1=10+0=00+1=1+0=1+1=1712、逻辑代代数的基本本定律（1）基本本运算规则则A+0=AA+1=1A•0=0••A=0A••1=A72（2）基本本代数规律律交换律结合律分配律A+B=B+AA•B=B•AA+(B+C)=(A+B)+C=(A+C)+BA•(B•C)=(A•B)•CA(B+C)=A••B+A•CA+B••C=(A+B)(A+C)普通代数不适用!73（3）吸收收规则a.原变变量的吸收收：A+AB=A证明：A+AB=A(1+B)=A•1=A利用运算规规则可以对对逻辑式进进行化简。。例如：被吸收74b.反变量量的吸收：：证明：例如：被吸收75c.混合变变量的吸收收：证明：例如：1吸收76(4)反反演定理：：可以用列真真值表的方方法证明：：77二、逻辑辑函数的表表示法1、真值表表：将输入入、输出的的所有可能能状态一一一对应地列列出。78请注意n个变量可可以有2n个组合，一一般按二进进制的顺序序，输出与与输入状态态一一对应应，列出所所有可能的的状态。792、逻辑函函数式把逻辑函数数的输入、、输出关系系写成与、或、非等逻辑运算算的组合式式，即逻辑代数式式，称为逻辑函数式式，我们通常常采用“与或”的形式。。比如：若表达式中中的乘积包包含了所有有变量的原原变量或反反变量，则则这一项称称为最小项，上式中每每一项都是是最小项。若两个最小小项只有一一个变量以以原、反区区别，称它它们逻辑相邻。80逻辑相邻逻辑相邻的项可以合并，消去一个因子813、卡诺图图：将n个输入入变量的全全部最小项项用小方块块阵列图表表示，并且且将逻辑相相临的最小小项放在相相临的几何何位置上，，所得到的的阵列图就就是n变量量的卡诺图。卡诺图的每每一个方块块（最小项项）代表一一种输入组组合，并且且把对应的的输入组合合注明在阵阵列图的上上方和左方方。82AB0101ABC0001111001两变量卡诺诺图三变量卡诺诺图83ABCD0001111000011110四变量卡诺诺图单元编号0010，对应于最小项：ABCD=0100时函数取值函数取0、1均可，称为无所谓状态。只有一项不同84有时为了方方便，用二二进制对应应的十进制制表示单元元编号。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7单元元取1，其其它取085ABCD0001111000011110864、逻辑图图：把相应的逻逻辑关系用用逻辑符号号和连线表表示出来。。&AB&CD1FF=AB+CD87三、逻辑函数的的化简1、利用逻逻辑代数的的基本公式式：例：反变量吸收提出AB=1提出A88例：反演配项被吸收被吸收89？AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！902、利用卡卡诺图化简简：ABC000111100191ABC0001111001AB?92ABC0001111001ABBCF=AB+BC化简过程：：93利用卡诺图图化简的规规则：（1）相临临单元的个个数是2N个，并组成成矩形时，，可以合并并。ABCD0001111000011110AD94ABCD000111100001111095（2）先找找面积尽量量大的组合合进行化简简，可以减减少每项的的因子数。。（3）各最最小项可以以重复使用用。（4）注意意利用无所所谓状态，，可以使结结果大大简简化。（5）所有有的1都被被圈过后，，化简结束束。（6）化简简后的逻辑辑式是各化化简项的逻逻辑和(““与或”式式）。96例：化简F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A97例：化简简ABCD0001111000011110ABD98例：已知知真值表表如图，，用卡诺诺图化简简。101状态未给出，即是无所谓状态。99ABC0001111001化简时可可以将无无所谓状状态当作作1或0，目的的是得到到最简结结果。认为是1AF=A100§2.6组组合逻辑辑电路分分析1、由给给定的逻逻辑图写写出逻辑辑关系表表达式。。分析步骤骤：2、用逻逻辑代数数或卡诺诺图对逻逻辑代数数进行化化简。3、列出出输入输输出状态态表并得得出结论论。电路结结构输入输出出之间的的逻辑关关系101例：分析析下图的的逻辑功功能。&&&ABF102真值表相同为““1”不同为““0”同或门=1103例：分析析下图的的逻辑功功能。&&&&ABF104真值表相同为““0”不同为““1”异或门=1105例：分析析下图的的逻辑功功能。&2&3&4AMB1F=101被封锁11106&2&3&4AMB1F=010被封锁1选通电路路107§2.7组组合逻辑辑电路设设计任务要求求最简单的的逻辑电电路1、指定定实际问问题的逻逻辑含义义，列出出真值表表(状状态表））。分析步骤骤：2、写出出逻辑式式并用逻逻辑代数数或卡诺诺图对逻逻辑式进进行化简简。3、画出出逻辑图图。108例：设计计三人表表决电路路（A、、B、C）。每每人一个个按键，，如果同同意则按按下，不不同意则则不按。。结果用用指示灯灯表示，，多数同同意时指指示灯亮亮，否则则不亮。。1、首先指明明逻辑符符号取““0”、、“1””的含义义。三个按按键A、、B、C按下时时为“1”，不不按时为为“0””。输出出是F，，多数赞赞成时是是“1””，否则则是“0”。2、根据题意意列出逻逻辑状态态表。109逻辑状态表3、画出出卡诺图图：110用卡诺图图化简ABC0001111001ABACBC1114、根据逻辑辑表达式式画出逻逻辑图。。&1&&ABBCF112&&&&ABCF若用与非非门实现现113§2.8几种种常用的的组合逻逻辑组件件常用的组组合部件件的种类类很多，，如加法法器、译译码器、、编码器器、数据据选择器器、比较较器、奇奇偶发生生器及校校验器等等。它们们应用很很广泛，，都由中中规模集集成产品品。一、加法法器（它它是计算算机系统统的基本本部件之之一）11011001+举例：A=1101,B=1001,计计算A+B011010011114加法运算算的基本本规则：（1）逢逢二进一一。（2）最最低位是是两个数数最低位位的叠加加，不需需考虑进进位。（3）其其余各位位都是三三个数相相加，包包括加数数、被加加数和低低位来的的进位。。（4）任任何位相相加都产产生两个个结果：：本位和和、向高高位的进进位。115（1）半半加器：：半加运算算不考虑虑从低位位来的进进位A---加数；；B---被加加数；S---本位和和；C---进位。真值表116真值表117=1&ABSC逻辑图半加器ABCS逻辑符号号118（2）全全加器：：多位数相相加时，，半加器器可用于于最低为为求和，，并给出出进位数数。第二二位的相相加还要要考虑前前面低位位的进位位数………。an---加加数；bn---被被加数；；cn-1---低低位的进进位；sn---本本位和；；cn---进进位。逻辑状态态表见下下页1191nnnnnnc)baba(c)baba(snnN-1nn-+++=1201nnnnnnc)baba(c)baba(snnN-1nn-+++=半加和：：所以：121全加器的的和是半半加器S与前级级进位Cn-1的异或或逻辑，，因此可可用两个个半加器器组成一一个全加加器。用半加器器1先得得出半加加和S，，再将S与低位位进位Cn-1输入半半加器2，半加加器2的的本位和和输出即即为全加加和Sn。另外把两两个半加加器的进进位输出出用一个个或门进进行或运运算，即即得到全全加进位位信号Cn。122半加器半加器1anbncnsncnanbncn-1sncn全加器逻辑图逻辑符号号123全加器SN74LS183的管脚图图114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND124应用举例例：用一一片SN74LS183构成成两位串串行进位位全加器器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行进位位125其它组件件：SN74H83---四位串串行进位位全加器器。SN74283---四位超超前进位位全加器器。126二、编编码器所谓编码就是赋予予选定的的一系列列二进制制代码以以固定的的含义。。n个二进制制代码（（n位二二进制数数）有2n种不同的的组合，，可以表表示2n个信号。。（1）二二进制编编码器将一系列列信号状状态编制制成二进进制代码码。127例：用与与非门组组成三位二进进制编码码器---八线-三三线编码码器设八个输输入端为为I1I8，八种状状态，与与之对应应的输出出设为F1、F2、F3，共三位位二进制制数。设计编码码器的过过程与设设计一般般的组合合逻辑电电路相同同，首先先要列出出状态表表，然后后写出逻逻辑表达达式并进进行化简简，最后后画出逻逻辑图。128真值表129I1I2I3I4I5I6I7I8&&&F3F2F18-3译码器逻逻辑图130（2）二二---十进制制编码器器将十个状状态（对对应于十十进制的的十个代代码）编编制成BCD码码（二-十进制制码）。。输入是是0~9十个数数字，输输出的是是对应的的二进制制代码。。十个输入入需要几位输出？四位输入：I0I9输出：F4F1这种编码码器通常常称为10/4线编码码器。列出状态态表如下下：131输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001状态表132逻辑图略略133（3）优先编编码器若多个输输入端同同时有信信号的情情况如何何处理呢呢？（比比如：计计算机系系统的中中断请求求）要求主机机能自动动识别这这些请求求信号的的优先级级别，按按次序进进行编码码。即优优先编码码器。例如：10/4线优先编编码器的的编码过过程：输入信号号（I1-I9)的优先次次序为：：I9-I1。134三、译码码器译码是编编码的逆逆过程，，即将某某二进制制翻译成成电路的的某种状状态。（1）二二进制译译码器将n种输输入的组组合译成成2n种电路状状态。也也叫n---2n线译码器器。译码器的的输入：：一组二进进制代码码译码器的的输出：：一组高低低电平信信号135例如：3/8译码器译译码过程程：输输入为一一组三位位二进制，，译成对对应的八八个输出出信号。。a.列出出译码器器的状态态表设ABC每个输出出代表一一种组合合。b.由状状态表写写出逻辑辑式c.由逻逻辑式画画出逻辑辑图136&&&&A1A02-4线线译码器器74LS139的内内部线路路输入控制端输出13774LS139的功能能表“—”表表示低电电