数字电子基础组合逻辑电路

本章内容组合逻辑电路的分析与设计常用中规模集成电路南京大学金陵学院—肇莹组合逻辑电路Output=Function(Input)组合逻辑电路的分析组合逻辑电路设计组合逻辑电路设计设计一个3位奇偶校验电路，当输入变量中有奇数个“1”时，输出为“1”,否则，输出为“0”.用与非门来实现。ABCF00000101001110010111011101111000组合逻辑电路设计111101ABC00011011&&&&&&&&ABCF组合逻辑电路设计组合逻辑电路设计组合逻辑电路设计组合逻辑电路设计译码器用二极管组成的译码器译码器3-to-8译码器74LS138G1ABCY0Y1Y2Y3Y4Y5Y6Y774x13815141312111097645123Pin-8isGNDPin-16isVCC表示低电平有效译码器译码器4线-16线线译码器译码器的应用用用译码器来实现逻辑函数。当译码器在工工作状态下译码器的应用用例G1G2AG2BABCY0Y1Y2Y3Y4Y5Y6Y774x13815141312111097645123&100XYZ二——十进制制译码器74LS42七段显示译码码器BS201A灭零输入端：：灭灯输入/灭灭零输出：：74x48A3A2A1A0abcdefg00001001七段显示译码码器灯测试端：：七段显示译码码器七段显示译码码器编码器RequestEncoderREQ1REQ2REQ3REQNRequestor’snumber优先权编码器器74x14874x148EII7I6I5I4I3I2I1I0A2A1A0GSEO54321131211106791415EOInputOutputEII0I1I2I3I4I5I6I7A2A1A0GS1000000000XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX00XXX00000011111111111111111111111111111111111111111100000011001010011101001010110110101111011101EI----EnableGS---表示编码器工作，并且有编码信号输入(GotSometing)EO---表示编码器工作，但是没有编码信号输入。74x148EII7I6I5I4I3I2I1I0A2A1A0GSEO54321131211106791415EII7I6I5I4I3I2I1I0A2A1A0GSEO5432113121110679141516线-4线线编码器Request15Request14Request13Request12Request11Request10Request9Request8Request7Request6Request5Request4Request3Request2Request1Request0&&&A3A2A1A0数据选择器74x153数据选择择器ENABCD0D1D2D3D4D5D6D7YY74x15171110493211514131256数据选择择器的扩扩展AY0Y1ENBC扩展位数数据选择择器的应应用用数据选选择器来来实现逻逻辑函数数ENABCD0D1D2D3D4D5D6D7YY74x1517111049321151413125600001111试用4选选1数据据选择器器来实现现数值比较较器+AB1位数值值比较器器如何比较数值比较较器(74x85)数值比较较器(74x85)A0B0A1B1A2B2B3A374x8523410912111314151765数值比较较器(74x85)[注意]:当只比较两个四位二进制数时，例:+5VX0Y0X1Y1X2Y2X3Y3X4Y4X5Y5X6Y6X7Y4A0B0A1B1A2B2B3A374x85A0B0A1B1A2B2B3A374x85数值比较较器(CC14585)数值比较较器(CC14585)半加器XY0011S11CoutXY00111全加器全加器的的真值表表ABCin0100011110SABCin0100011110Cout11111111?Cin是进位输输入信号号Cout是进位输输出信号号全加器ABCoSFA全加器逻辑符号Ci进位传输信号Propagate进位产生信号Generate全加器如何设计计4-bit全加加器?ABCoSFACiABCoSFACiABCoSFACiABCoSFACiCOUT超前进位位加法器器对于四位位二进制制数的加加法，74x28374x283C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283C0C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283A0B0A1B1B2B3A2A3B7B6B5B4A7A6A5A4C8S[3:0]S[7:4]如何实现现8位二二进制数数的加法法？组合逻辑辑电路中中的竞争争冒险现现象&&+10假设X=Y=10型冒险组合逻辑辑电路中中的竞争争冒险现现象A1型冒险消除竞争争冒险现现象的方方法ZXY00011110011111存在0型型冒险消除竞争争冒险现现象的方方法WXYZ00000111100111101111111111WXYZ00000111100111101111111111存在0型型冒险组合逻辑辑电路设设计设计一个个组合逻逻辑电路路，实现现两个一一位二进进制数的的加法和和减法运运算。用门电路路实现；；用3-to-8译码器器实现组合逻辑辑电路设设计组合逻辑辑电路设设计1111111111111111组合逻辑辑电路设设计例：设计计一个函函数发生生器电路路，它的的功能表表如下表表所示，，要求：：组合逻辑辑电路设设计（1）用用卡诺图图法写出出函数Y的最简简与或表表达式；；（2）用用一个8选1数数据选择择器74LS151实实现；（3）用用两个3线—