DSP最小系统原理图设计

TMS320VC5402最小系统原理图设计绪论DSP(数字信号处理器)是在模拟信号变换成数字信号以后进行高速实时信号处理CPU10～50DSPDSPDSPTI(TMS320DSPC50001640M1PS～200MIPS、可编程、低功耗和高新能的DSPIP最小系统模块是使得DSP芯片能够工作的最精简模块。如何以最短的开发周DSPDSP的第一步。最小系统模块设计包括硬件设计和软件设计。TI16DSP——TMS320VC5402统模块硬件设计，它可以很方便地与外围模块组合成不同功能的应用系统。1DSP简介

TMS320VC5402最小系统原理图设计DSP的应用领域在近20理、通信、雷达、消费等许多领域。主要应用有信号处理、通信、语音、图形、图像、军事、仪器仪表、自动控制、医疗、家用电器等。DSP主要应用市场为3C领域，占整个市场需求的90%。数字蜂窝电话是DSP最为重要的应用领域之一。由于DSP具有强大的计算能力，使得移动通信的蜂窝电GSMCDMAModemDSPDSP是PCXDSLModem交换。目前的硬盘空间相当大，这主要得益于CDSP（可定制DSP）的巨大作用。预计在今后的PC机中，一个DSP即可完成全部所需的多媒体处理功能。DSP也是消费类电子产品中的关键器件。由于DSP的广泛应用，数字音响设备的更新换代周期JPEGDSP的特点DSPCPU还快10-50及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。DSP系统以DSP芯片为基础，具有以下优点。1．高速性，DSP运行速度高达1000MIPS以上DSP改和升级。2TMS320VC5402最小系统原理图设计稳定性好，DSP可靠性高。TMS320VC5402最小系统原理图设计和大规模生产。集成方便，DSPDSP5美元以下。TMS320VC5402的硬件结构TMS320VC5402是TI的第七代DSP产品之一，它具有优化的CPU结构，内部有1个40位的算术逻辑单元(包括一个40位的桶式移位寄存器和2个独立的40位累加器)，一个17×17的乘法器和一个40位专用加法器，16K字RAM空间和4K×16bitROM空间。共20根地址线，可寻址64K字数据区和1M字程序区，具有64KI/O空间。处理速度为l00MIPS，速度高、功耗低。TMS320VC5402采用修正的哈佛结构和8总线结构(4条程序/数据总线和4地址总线)，以提高运算速度和灵活性。在严格的哈佛结构中，程序存储器和数据存能。与修正的哈佛结构相配合，TMS320VC5402还采用了一个6级深度的指令流水1至6处理器的吞吐量。TMS320VC5402的硬件结构具有硬件乘法器、8总线结构、功能强大的片内存储3TMS320VC5402最小系统原理图设计综上所述TMS320VC5402的CPU结构特征如下。16bit16bit的程序存储器总线。具有一个40bit的算术逻辑单元，包括一个40bit立的加法器。17×17bit的并行乘法器与专用的40bit加法器相结合。具有专用于Viterbi蝶形算法的比较、选择、和存储单元(CSSU)。指数译码器可以在一个指令周期内求一个40bit数定义为累加器中没有数据占用的位数的个数减去8。两个地址发生器、八个辅助寄存器和两个辅助寄存器算术单元(ARAU)。TMS320VC5402最小系统设计系统硬件组成TMS320C5402JTAGWATCHDOG图3-1最小系统框图4TMS320VC5402最小系统原理图设计各功能模块设计5V电源产生电路设计电源电路为系统中DSP构、电流要求及加电次序等三个方面考虑。TMS320VC5402采用了低电压方式，可以大大降低DSPI/O(DVdd)。I/O3.3V5V220V9V78L05输出稳5VTPS73HD318提供5V图3-2电源产生电路原理图TMS320C5402的电源设计TMS320VC5402系统需要的电源类型：CPUI/OCPUI/OI/OTPS73HD318DSP，TPS73HD3183.3V1.8V3.3V大降低功耗。外部接口引脚仍采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平转换。芯片还提供了两个宽度为200ms的低电平复位脉冲。给TPS73HD318提供5V3.3V、1.8V所示。5TMS320VC5402最小系统原理图设计图3-3TMS320C5402电源原理图JTAG接口电路设计TMS320VC5402容（0-30pFTMS320VC5402PLL（Phase-LockedLoops)可以对输入的时钟信号进行分频或者是倍频。PLLCLKMDCLKMD1、CLKMD2、CLKMD3电平采样设定。JTAGJointtestActionJTAGIEEE1149.1DSPDSPDSPDSPXlDSP6TMS320VC5402最小系统原理图设计（JointTestActionGroup）DSP器之间的连接电缆超过6in，将数据传输脚加上驱动，此上拉电阻取10K。两模块与TMS320C5402的连接方式如图所示。图3-4时钟电路和JTAG接口原理图WATCHDOG电路设计TMS320VC54X复位有三种方式，即上电复位、手动复位、软件复位。前两种是通7TMS320VC5402最小系统原理图设计过硬件电路实现的复位，后一种是通过指令方式实现的复位。在系统刚接通电源时，RS2以从0FF80hC12R3C12上的电压降为0C12上的电压不能突变，所以通过电阻R2进行充电，充电时间由R2C12值决定，一般要求大于5个外部时钟周期，可根据具体情况选择。这样就可以实现手动按钮复位。DSPI/OWDI1.6s，则引脚永远为高电平，DSPI/O当两次发出正脉冲的时间间隔大于1.6s时，看门狗便使WDO置为低电平，将使系统复位。两模块的连接方式如图所示。图3-5复位电路原理图8

TMS320VC5402最小系统原理图设计TMS320VC54024k×16bitsROM16k×16bitsDARAM。用户的程序ROM16kDARAMTMS320VC5402只能外接异步存储器。同步存储器接口是数据、地址和控制总线SDRAMFIFO和控制总线无统一的时钟进行同步，如SRAMFLASHFLASHSRAMFLASH5402FLASHFLASHSRAMMS320VC5402HOLDFLASH不行。图3-6SRAM存储器与5402接口TMS320VC5402提供了两种程序运行方式：微处理器方式和微计算机方式。系统9TMS320VC5402最小系统原理图设计RAMRAMDSPROM提高了运行速度，因此被广泛采用。54023-7图3-7存储器扩展电路图3-7为使用并行引导模式为5402外扩存储器电路图。图中，SST29LE010SST的29系列128k×8bits多用途闪速存储器(FLASH)中的一种，它采用低电压(3．0～3．6V)DSPFLASH的外扩数据存储器。10TMS320VC5402最小系统原理图设计最小系统设计原理图1TMS320VC5402最小系统原理图设计总结DSPDSP所需要的东西，怎样与人沟通去完成一件事。通过这次设计,我对所学的专业课知识有了更深的理解，尤其是DSP最小系统和力,还有自己知识储备的不足,使得搞课程设计时,不知从何处下手。所以说，无论何工作和学习有重要的帮助作用。12TMS320VC5402最小系统原理图设计参考文献【1】汪安民．TMS320C54xxDSP实用技术．北京：清华大学出版社，2002【2】张雄伟．DSP芯片的原理与开发应用．北京：电子工业出版社，2003【3】张雄伟．DSP集成开发与应用实例．北京：电子工业出版社，2002【4】朱