同步时序逻辑电路课件

1第五章同步时序逻辑电路1第五章2第五章同步时序逻辑电路什么是同步时序逻辑电路时序逻辑电路存储部件基本元素：触发器同步时序逻辑电路的分析同步时序逻辑电路的设计2第五章同步时序逻辑电路什么是同步时序逻辑电路时序逻辑电3数字逻辑电路按其工作特点可以分成两大类：组合逻辑电路和时序逻辑电路。组合逻辑电路是指：电路在任何时刻所产生的输出，都仅取决于该时刻电路的输入。时序逻辑电路是指：任何时刻电路的输出不但取决于该时刻电路的输入，还取决于电路过去的输入。时序逻辑电路按其工作方式不同，又分为同步时序逻辑电路（有统一的时钟信号）和异步时序逻辑电路（无统一的时钟信号）。本章介绍同步时序逻辑电路的分析和设计。3数字逻辑电路按其工作特点可以分成两大类：组合逻辑电路和41JC11K1JC11K1JC11K&&FF1FF0FF2ZCPQ2Q1Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0同步时序逻辑电路:异步时序逻辑电路:所有的CP是接在一起的，所以同时动作时序脉冲只接入了第一块触发器，异步动作41JC11K1JC11K1JC11K&&FF1FF0FF255.1同步时序逻辑电路模型

同步时序逻辑电路是一种与时序有关的电路，一般说来，它是由组合电路和存储电路两部分组成，并形成反馈回路。下图是同步时序逻辑电路的结构模型。xixnyr时钟y1YrZmZ1Y1组合逻辑存储元件Zi=fi(x1,…,xn,y1,…,yr)i=1,…,mYj=gj(x1,…,xn,y1,…,yr)j=1,…,rZi=fi(yi,…,yr)i=1,…,mYj=gj(x1,…,xn,y1,…,yr)j=1,..,r55.1同步时序逻辑电路模型同步时序逻辑电路是6时序电路的状态：时序电路中所使用的触发器的状态（即某一时刻触发器所存储的信息）现态：y(n)---时钟信号到来前电路的状态次态：y(n+1)---时钟信号到来后电路的状态6时序电路的状态：时序电路中所使用的触发器的状态（即某一时刻7Moore机模型:状态寄存器次态逻辑输出逻辑输出输入时钟Mealy机模型：状态寄存器次态逻辑输出逻辑输出输入时钟这里就是Moore状态机和Mealy的不同所在,Mealy机模型的输出与输入有关。Mealy:输出不仅与存储电路的状态Q有关，而且与外部输入X也有关。Moore:输出仅与存储电路的状态Q有关，而与输入X无直接关系。或者没有单独的输出。7Moore机模型:状态寄存器次态逻辑输出逻辑输出输入时钟M85.1.2同步时序逻辑电路的描述状态转换图，简称状态图:表示输入，输出和电路状态的转换关系的有向图状态转移表，简称状态表：表示电路的输出，输入和状态转移关系的表格。逻辑函数表达式:表示输入，输出和电路状态的函数表达式（输出函数、激励函数、特征方程）85.1.2同步时序逻辑电路的描述状态转换图，简称状态91、Mealy型同步时序电路状态表现态次态/输出输入xy(n+1)/Zy状态表由现态，次态和输出组成。表格的左边自上而下列出电路的全部现态，表格的上方从左到右列出输入的全部组合，表格中间则列出对应不同输入组合和现态下的次态和输出。91、Mealy型同步时序电路状态表现态次态/输出10输入xy现态次态/输出输出Zy(n+1)２、Moore电路的状态表如下所示，Moore型状态表将输出单独作为一列。10输入xy现态次态/输出输出Zy(n+1)２、Moore11３、状态图YnYn+1Yn/Z1Yn+1/Z2X/ZX

mealy型Moore型11３、状态图YnYn+1Yn/Z1Yn+1/Z2X/125.2触发器触发器：计算机中能够存放二进制信息的基本单元器件，一个一位的触发器有两个逻辑上互为反的输出端，用来存储一位二进制信息。常用的触发器有R－S触发器、J－K触发器、T触发器、D触发器等，又可以分为非时钟触发、电平触发以及边沿触发三类。125.2触发器触发器：计算机中能够存放二进制信息的基13131414151516●

同步触发器在数字系统中，为了协调各部分的工作状态，常常要求某些触发器在同一时刻动作，这样输出状态受输入信号直接控制的基本触发器就不适用了。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。

由同步信号控制的触发器称为同步触发器或钟控触发器，同步信号也叫做时钟信号，用CP表示。同步控制方式分为钟控（电平控制）和边沿控制两类。16●同步触发器在数字系统中，为了协调各部分的工作状态175.2.1钟控D触发器175.2.1钟控D触发器18D触发器状态表QnD=0D=1001101Qn+118D触发器状态表QnD=0D=10019D触发器状态图01100119D触发器状态图0110012001111000DQ从D触发器的次态卡诺图可得出D触发器的状态方程为：Qn+1=DQn+12001111000DQ从D触发器的次态卡诺图可得出D触发器21钟控触发器存在的“空翻”现象钟控触发器，其触发方式均为电位触发（或电平触发）。以电位触发器方式工作的同步触发器，在CP=1的整个期间都接收输入信号的变化，若输入信号变化多次时，则触发器的状态也随之多次翻转。通常把在同一CP脉冲下引起触发器两次或多次翻转的现象称为“空翻”。21钟控触发器存在的“空翻”现象22维持阻塞D触发器Qn+1=D（CP上升沿）22维持阻塞D触发器Qn+1=D（CP上升沿）235.3同步时序电路的分析时序电路的分析就是对给定的逻辑电路进行分析找出在输入及时钟作用下，其电路输出的变化规则。

1.根据逻辑电路写出电路中各触发器的激励方程和电路的输出方程；

2.列出输入及电路的现态与输出次态的状态表；

3.根据真值表画出该电路的状态图。

4.根据状态图说明其功能。235.3同步时序电路的分析24例5.1试分析下图所示同步时序电路

1D2CD1CQ2Q1CPXZ24例5.1试分析下图所示同步时序电路1D2251.写出各触发器的激励方程及电路的输出方程：251.写出各触发器的激励方程及电路的输出方程：262.建立状态转移真值表262.建立状态转移真值表273.作出状态表和状态图Q2Q1x=0

x=10000/001/00110/001/01100/001/01000/001/1

现态次态/输出Y2(n+1)Y1（n+1)/Z273.作出状态表和状态图Q2Q128状态图如下：00011011X/Z1/01/00/01/10/01/00/00/028状态图如下：00011011X/Z1/29根据电路的状态响应序列画出时间图123456789xY2y1z这是一个101序列监测器！29根据电路的状态响应序列画出时间图130同步时序电路分析30同步时序电路分析315.4同步时序逻辑电路设计第一步、根据逻辑功能描述确定输入和输出。第二步、根据逻辑要求，作出原始状态图和状态表。第三步、状态简化。第四步、状态编码，根据确定的状态数来确定触发器个数。第五步、求出激励函数和输出函数表达式。第六步、画出逻辑电路图。315.4同步时序逻辑电路设计第一步、根据逻辑功能描325.4.1建立原始状态图和状态表建立原始状态图和状态表的一般过程是：假设一个初始状态，从这个初始状态出发，给出在现有初态下所有可能的输入情况下的所有可能的次态和输出。325.4.1建立原始状态图和状态表建立原始状态图和33例5.2假设某同步时序电路输入为x，其输出为Z。X输入为一组按时间顺序排列的串行二进制代码，当输入序列为101时，输出Z为1，否则Z为0。试作出该电路的Mealy型和Moore型原始状态图及状态表。

解根据题意。电路典型的输入和输出序列；Ｘ:0011011001010100

Ｚ:000001000001010033例5.2假设某同步时序电路输入为x，其输出为Z。34例5.3同步时序电路的Mealy型原始状态表S0S0/0S1/0S1S2/0S1/0S2S0/0S3/1S3S2/0S1/0现态次态/输出x=0x=1第一位二进制数有两种可能：0和1，令其分别对应状态S0和S1。然后10对应状态S2。101对应状态S3。34例5.3同步时序电路的Mealy型原始状态表35S0S1S2S31/10/01/00/0S0S1S2S31/11/00/00/01/01/00/00/0例5.３同步时序电路的Mealy型原始状态图35S0S1S2S31/10/01/00/0S0S1S2S336例5.3同步时序电路的Moore型原始状态表S0S0S1S1S2S1S2S0S3S3S2S1现态次态x=0x=10001输出

Z第一位二进制数有两种可能：0和1，令其分别对应状态S0和S1。然后10对应状态S2。101对应状态S3。36例5.3同步时序电路的Moore型原始状态表37S0/0S1/0S2/0S3/110101100110例5.３同步时序电路的Moore型原始状态图S3/1S2/0S1/0S0/0037S0/0S1/0S2/0S3/110101100110例38例5.4作出100序列检测电路的Mealy型和Moore型原始状态图及状态表。38例5.4作出100序列检测电路的Mealy型和Moo39S0S0/0S1/0S1S2/0S1/0S2S3/1S1/0S3S0/0S1/0现态次态/输出x=0x=139S0S0/0S1/0405.4.2状态化简所谓状态化简，就是从原始状态表中消去多余的状态，得到最小化状态表。通常采用观察法和隐含表法进行状态化简。

完全确定状态表和不完全确定状态表的化简有所不同，分别加以讨论。405.4.2状态化简所谓状态化简，就是从原始状态表411、完全确定状态表的化简

完全确定状态表的化简就是找到所有等效状态并将其合并为一个状态的过程。归纳出状态等效的条件：在所有可能的输入组合下，两个（或多个）状态相应的输出相同，次态相同、交错、循环或等效，那么这些状态就是等效的。411、完全确定状态表的化简完全确定状态表的化简就是42

次态交错是指在某种输入取值下，状态Si的次态为Sj；而状态Sj的次态为Si；

次态循环是指在某种输入取值下，状态Si和Sj的次态为Sk和Se,而状态Sk和Se的次态为Si和Sj；

次态等效是指在某种输入组合下，状态Si和Sj的次态Sk和Se满足状态等效条件。42次态交错是指在某种输入取值下，状态Si的次态为S43（1）等效关系的传递性：如果状态S1和S2等效，状态S2和S3也等效，则状态S1和S3等效。记作(S1,S2),(S2,S3)(S1,S3)（2）等效类：若干个相互等效的状态组成一个等效状态类，称为等效类，若有(S1,S2),(S1,S3)，则必有(S1,S2,S3),记作

(S1,S2),(S2,S3)(S1,S2,S3)（3）最大等效类，如果一个等效类不是其他任何等效类的子集，该等效类就为最大等效类。原始状态表的化简过程就是寻找最大等效类并将最大等效类的所有状态合并为一个状态的过程43（1）等效关系的传递性：如果状态S1和S2等效，状态44例、化简101序列检测电路的原始状态表S0S0/0S1/0S1S2/0S1/0S2S0/0S3/1S3S2/0S1/0现态次态/输出x=0x=144例、化简101序列检测电路的原始状态表S045S0S0/0S1/0S1S2/0S1/0S2S3/0S1/1S3S0/0S1/0现态次态/输出x=0x=1例、化简100序列检测电路的原始状态表45S0S0/0S1/046例、用观察法化简如下给出的原始状态表。A

A

/0C/0BA

/0C

/0CB/0D/0

DB/0D/1

ED/1F/0FD/1E/0现态次态/输出x=0x=146例、用观察法化简如下给出的原始状态表。A47A

A

/0C/0CB/0D/0

DB/0D/1

ED/1E/0现态次态/输出x=0x=1观察法一般只适用于简单状态表的简化。47AA/0C/0C48例、用隐含表法对如下所示原始状态表进行化简。AC/0B/1BF/0A/1CD/0G/0DD/1E/0EC/0E/1FD/0G/0GC/1D/0现态次态/输出x=0x=148例、用隐含表法对如下所示原始状态表进行化简。A49解：第一步、作隐含表隐含表是一个直角三角形网格，横向和纵向格数相同，即等于原始状态表中的状态数减一。隐含表中横向从左向右按原始状态表中的状态顺序依次标上第一个状态至倒数第二个状态的状态名称，而纵向自上到下依次标上第二个状态至最后一个状态的状态名称。如图（a）所示。49解：第一步、作隐含表50ABCDEFBCDEFG（a）将状态两两判别是否等效，得到图（b）所示隐含表。50ABCD51第二步、寻找等效状态对。通常，先将水平方向的状态A与纵向的所有状态一一比较，再将水平方向的状态B与纵向的所有状态一一比较,依次类推横向和纵向的所有状态都一一比较。如果两个状态等效，则在隐含表的相应方格中标以“√”，两个状态不等效，则在隐含表的相应方格中标以“×”。51第二步、寻找等效状态对。52CDDE

BE

AECFCFABCDEFBCDEFG(b)对图（b）进行修改后，得到下页图（c）所示隐含表52CDBEAECFABC53CDDE

BE

AECFCFABCDEFBCDEFG53CDBEAECFABC54第三步、确定最大等效类。

第四步、合并最大等效类中的状态，得到最小化状态表如下。ab/0a/1bc/0d/0cc/1a/0db/1c/0现态次态/输出x=0x=154第三步、确定最大等效类。

第四步、合并最大等效类中的状态555.4.3状态编码

状态表中用字母和数字表示的状态用一组二进制代码来代替，这就叫做状态编码，或者叫做状态赋值，也称状态分配。状态赋值首先要确定的是所涉及的电路中触发器的个数：n个触发器可以表示2n个状态。

555.4.3状态编码状态表中用字母和数字表示的56状态分配必须遵守的基本原则如下（1）如果状态表中某些状态在同一输入条件下次态相同，或者在不同输入条件下次态组合相同，那么，应尽可能给这些状态分配相邻的代码。（2）状态表中同一现态在不同输入条件下的次态应尽可能分配相邻的代码。（3）如果状态表中某些状态有相同的输出，那么，应尽可能给这些状态分配相邻的代码。（4）状态表中出现次数最多的状态分配为逻辑0。56状态分配必须遵守的基本原则如下（1）如果状态表中某些57S0S0/0S3/0S2S0/0S3/1S3S2/0S3/0现态次态/输出x=0x=1例、为化简后的101序列检测器的状态表中的状态进行编码57S0S0/0S3/0580101

/000/01101/000

/10011/000/0现态Q1Q0次态/输出x=0x=1编码后的101序列检测电路状态表580101/000/059例、对如下所示状态表进行状态分配B/1A/1DD/0B/0CA/0C/0BD/0C/0Ax=0x=1

次态/输出现态59例、对如下所示状态表进行状态分配B/1A/60根据分配原则，确定以00代替A，以01代替B，以10代替C，以11代替D。将上述二进制代码代入状态表中就得到如下所示的二进制状态表。11/001/01001/100/11100/010/00111/010/000x=0x=1次态Q1(n+1)Q0(n+1)/输出

现态

Q1Q060根据分配原则，确定以00代替A，以01代替B，以10代替615.4.4确定激励函数和输出函数

1、根据编码后的状态表写出次态方程、输出方程；

2、确定你在所设计的电路中要使用的触发器的类型，将次态方程转化为与所选用的触发器对应的特征方程形式；

3、对应给出触发器的激励方程。615.4.4确定激励函数和输出函数1、根据编码后620101

/000/01101/000

/10011/000/0现态Q1Q0次态/输出x=0x=1写101序列检测电路的激励方程与输出方程620101/000/0631)写各个触发器的次态方程和电路的输出方程：（卡诺图直接得到化简后的方程）100000dd0001111001101010dd0001111001000001dd00011110Q1(n+1)Q0(n+1)ZQ1Q0Q1Q0Q1Q0xxxQ1(n+1)=Q0xQ0(n+1)=xZ=Q1x01631)写各个触发器的次态方程和电路的输出方程：（卡诺图直接642)确定触发器类型，写激励方程选择D触发器：选择JK触发器D1=Q0xD0=xJ1=Q0xK1=Q0xJ0=xK0=x642)确定触发器类型，写激励方程选择D触发器：D1=Q065最后根据激励方程和输出方程画出电路图:一般，先画触发器，再画组合电路部分65最后根据激励方程和输出方程画出电路图:一般，先画触发器，66通常，当所设计电路中触发器所能表示的状态数大于电路所需的工作状态数时，需对所设计电路的实际工作状态进行讨论。目的在于：电路万一偶然进入无效状态，检查是否能在输入信号作用下进入有效状态，如果可以进入，则称为具有自恢复功能，否则称为“挂起”；另外，电路万一偶然进入无效状态，检查是否会产生错误输出信号,即输出1。若出现“挂起”现象或错误输出现象，则需对该电路进行修改，否则，难以保证所设计电路的工作可靠性，甚至破坏电路的正常工作。讨论的过程其实就是对所设计电路进行再分析。66通常，当所设计电路中触发器所能表示的状态数大于电路所67000001d

dQ1Q0

zx0100011110Z=Q1Q0

x必须看作“0”67000001d68修改后的电路68修改后的电路694、同步时序逻辑设计举例例、检测串行二进制序列，当连续输入三个（或三个以上）1时，序列检测器的输出为1。其他情况下输出为0。

1）、确定输入输出。

x:输入；Z：输出694、同步时序逻辑设计举例例、检测串行二进制序列，当连702）、作出原始状态表如下S3/1S0/0S3S3/1S0/0S2S2/0S0/0S1S1/0S0/0S0x=1x=0现态次态/输出702）、作出原始状态表如下S3/1S0/0S71根据原始状态表得出的状态图ABCD1/00/01/01/11/10/00/00/071根据原始状态表得出的状态图ABCD1/00/01/01/723、状态化简S2/1S0/0S2S2/0S0/0S1S1/0S0/0S0x=1x=0现态次态/输出通过观察法可简化原始状态表，结果如下：723、状态化简S2/1S0/0734、状态分配（或状态编码）第一原则：(S1,S2)相邻，(S0,S1)相邻，

(S0,S2)相邻第二原则：(S0,S1)相邻，(S0,S2)相邻第三原则：(S0,S1)相邻，(输出相同）第四原则：S0为逻辑零故：（S1,S2）相邻（S0,S1）相邻最大限度满足上述条件的一种编码方案可以是：S0=00S1=01S2=11734、状态分配（或状态编码）第一原则：(S1,S2)相74状态编码后的状态表次态/输出Q1n+1Q0n+1/Z11/100/01111/000/001

x=1x=0现态Q1Q00000/001/074状态编码后的状态表次态/输出11/1755、列出激励函数和输出函数表达式写出各个触发器的次态方程和电路的输出方程；确定所使用的触发器类型；变换次态方程，使之对应所选择的触发器特征方程形式，从而写出各个触发器的激励方程；J0=xK0=xJ1=y1xK1=xZ=y2x755、列出激励函数和输出函数表达式写出各个触发器的次态方程766、画出逻辑图时钟x

k0j0k1j1Q0Q1z766、画出逻辑图时钟k0k1Q0Q1z777、判断并处理挂起现象000001d

dQ1Q0

zx0100011110Z=Q1Q0

x必须看作“0”一旦电路进入无效状态10不管输入X是1还是0，经过一个时钟周期，电路可以进入有效状态，不存在“挂起”现象。但从电路输出看，若电路处于无效状态10，当X输入为1时，将错误地输出1，需对输出函数表达式作适当修改。777、判断并处理挂起现象000078z时钟x

k0j0k1j1Q0设计完成的逻辑电路图如下所示：Q178z时钟k0k1Q0设计完成的逻辑电路图如下所示：79设计举例：设计一个八进制加法计数器

1、确定输入输出：无输入（CP不作为输入看待）；Z:输出

2、给出原始状态表：一般情况下，作原始状态图和状态表时，用字母和数字表示各个状态。但由于模8计数器包含明确的八个状态。因此也可用二进制代码直接来表示状态。79设计举例：设计一个八进制加法计数器1、确定输入输出：80计数器进行加法计数，若从000状态开始，其计数状态分别为000，001，010，011，100，101，110，111，电路状态转移的顺序为：000001010011100101110111若计数器进行减法计数，从000状态开始，电路状态转移的顺序为：00011111010110001101000180计数器进行加法计数，若从000状态开始，其计数状态分别为81000001001010010011011100100101101110110111111000

现态次态编码后的状态表

输出0000000181000001001010082写激励方程和输出方程Z=Q2Q1Q0J2=Q1Q0K2=Q1Q0J1=Q0K1=Q0J0=1K0=182写激励方程和输出方程Z=Q2Q1Q0J2=Q1Q83画电路图83画电路图84常用中规模时序集成电路以及利用中大规模时序集成电路的设计方法84常用中规模时序集成电路以及利用中大规模时序集成电路的设计85计数器电路(CounterCircuit)

计数器是一种时序电路，用来计数CP脉冲个数（其中电路的每一种状态代表一个CP脉冲）。可将计数器电路按以下几种进行分类：按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类一般来讲，同步计数器较异步计数器具有更高的速度。按照电路状态编码规律分为加法计数器和减法计数器，也有一些计数器既可能实现加计数又可实现减计数器，这类计数器为可逆计数器。按照输出的编码形式可分为：二进制计数器、二—十进制计数器、循环码计数器等。按计数的模数（或容量）分：十进制计数器、十六进制计数、六十进制计数器等。计数器不仅用于计数，还可以用于分频、定时等应用，是时序电路中使用最广的一种。85计数器电路(CounterCircuit)计数器868687表6.674193引线功用

引线名称功用输入端CrLDD,C,B,ACPuCPD清除预置控制预置初始值累加计数脉冲累减计数脉冲输出端QD,QC,QB,QAQCCQCD计数值进位输出借位输出87表6.674193引线功用引线名称功8874193的功能表

输入CrLDDCBACPuCPD

输出QDQCQBQA1Ø

Ø

Ø

Ø

Ø

Ø

Ø00dcbaØ

Ø01Ø

Ø

Ø

Ø101Ø

Ø

Ø

Ø10000dcba

累加计数累减计数8874193的功能表输89例、用74193和适当的逻辑门构成模十加法计数器。89例、用74193和适当的逻辑门构成模十加法计数器。90复位法如用模大的计数器实现模小的计数器可以看出只须等状态数计够要实现的计数器的模后直接回到0状态，跳过剩余的状态即可，这可以使用计数器的清零端和置数端就实现。90复位法如用模大的计数器实现模小的计数器可以看出只须等91QA

QＢQＣQＤＣＰＵＣＰＤＱＣＣＱＣＢＣr&Q0

Q1

Q2

Q3CP1ABCDLD191QAQＢQＣQＤＣＰＵＱＣＣＣr&Q0Q192置数法利用清零的方法可以进行模数的变换，但其计数器的输出最小数必须为0，而有一些情况希望计数器的输出状态不从0开始，这是可以任意设置初始状态，必须通过置位端来实现。92置数法利用清零的方法可以进行模数的变换，但其计数器的939394计数器应用举例：体育比赛时使用的秒表的原理图。94计数器应用举例：95用模小的计数器实现模大的计数器前面我们介绍的复位法和置数法都是使用模大的计数器实现模小的计数器所采用的方法，那么怎样用模小的计数器实现模大的计数器呢？实现大于计数器所提供的模数的计数器只须用多个计数器相串接即可：利用的原理就是进位计数的原理。95用模小的计数器实现模大的计数器实现大于计数器所提供的模数96

寄存器寄存器是数字系统中用于存放数据或运算结果的逻辑部件。它具有接收数据、存放数据或传送数据的功能。在实际应用中，除要求寄存器具备上述基本功能外，还应具有左、右移位，串、并行输入，串、并行输出以及预置、清零等多种功能。中规模集成电路寄存器有许多种类，四位双向移位寄存器是一种常用的中规模寄存器，其典型型号是74194。96寄存器寄存器是数字系统中用于存放数据或运算结果的逻97Q0

Q1

Q2

Q374194ＭＡＭＢＣＰＣr74194的逻辑符号DRD0D1D2D3DL

97Q0Q1Q2Q374194ＭＡ74194的9874194引线功用引线名称功用输入端ＣrDRDLＭＡ,ＭＢＣＰ清除并行数据输入右移串行数据输入左移串行数据输入工作方式选择控制工作脉冲输出端寄存器的状态Q0,Q1,Q2,Q3D0,D1,D2,D39874194引线功用引线名称功用Ｃr清除输出端寄99双向移位寄存器功能表输入CrCPMＢMＡDRD3D2D1D0DL输出0Ø

Ø

Ø

Ø

Ø

Ø

Ø

Ø

Ø10Ø

Ø

Ø

Ø

Ø

Ø

Ø

Ø111Ø

d3d2d1d0

Ø1011Ø

Ø

Ø

Ø

Ø1010Ø

Ø

Ø

Ø

Ø110Ø

Ø

Ø

Ø

Ø1110Ø

Ø

Ø

Ø

Ø01Ø00Ø

Ø

Ø

Ø

Ø

Ø0000

保持

d3d2d1d0Q2nQ1nQ0n1Q2nQ1nQ0n01Q3nQ2nQ1n0Q3nQ2nQ1n

保持Q3

Q2

Q1

Q099双向移位寄存器功能表输入输出0100例、用74194构成模4计数器。假设计数器初始状态Q3Q2Q1Q0是0011，其计数状态序列为

0011100111000110100例、用74194构成模4计数器。假设计数器初始状态101ＭＡＭＢＣＰＣrQ0

Q1

Q2

Q3DRD0D1D2D3DL

74194控制端计数脉冲１1101ＭＡQ0Q1Q2Q3DRD0D1第五章结束，谢谢同学们！第五章结束，谢谢同学们！103第五章同步时序逻辑电路1第五章104第五章同步时序逻辑电路什么是同步时序逻辑电路时序逻辑电路存储部件基本元素：触发器同步时序逻辑电路的分析同步时序逻辑电路的设计2第五章同步时序逻辑电路什么是同步时序逻辑电路时序逻辑电105数字逻辑电路按其工作特点可以分成两大类：组合逻辑电路和时序逻辑电路。组合逻辑电路是指：电路在任何时刻所产生的输出，都仅取决于该时刻电路的输入。时序逻辑电路是指：任何时刻电路的输出不但取决于该时刻电路的输入，还取决于电路过去的输入。时序逻辑电路按其工作方式不同，又分为同步时序逻辑电路（有统一的时钟信号）和异步时序逻辑电路（无统一的时钟信号）。本章介绍同步时序逻辑电路的分析和设计。3数字逻辑电路按其工作特点可以分成两大类：组合逻辑电路和1061JC11K1JC11K1JC11K&&FF1FF0FF2ZCPQ2Q1Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0同步时序逻辑电路:异步时序逻辑电路:所有的CP是接在一起的，所以同时动作时序脉冲只接入了第一块触发器，异步动作41JC11K1JC11K1JC11K&&FF1FF0FF21075.1同步时序逻辑电路模型

同步时序逻辑电路是一种与时序有关的电路，一般说来，它是由组合电路和存储电路两部分组成，并形成反馈回路。下图是同步时序逻辑电路的结构模型。xixnyr时钟y1YrZmZ1Y1组合逻辑存储元件Zi=fi(x1,…,xn,y1,…,yr)i=1,…,mYj=gj(x1,…,xn,y1,…,yr)j=1,…,rZi=fi(yi,…,yr)i=1,…,mYj=gj(x1,…,xn,y1,…,yr)j=1,..,r55.1同步时序逻辑电路模型同步时序逻辑电路是108时序电路的状态：时序电路中所使用的触发器的状态（即某一时刻触发器所存储的信息）现态：y(n)---时钟信号到来前电路的状态次态：y(n+1)---时钟信号到来后电路的状态6时序电路的状态：时序电路中所使用的触发器的状态（即某一时刻109Moore机模型:状态寄存器次态逻辑输出逻辑输出输入时钟Mealy机模型：状态寄存器次态逻辑输出逻辑输出输入时钟这里就是Moore状态机和Mealy的不同所在,Mealy机模型的输出与输入有关。Mealy:输出不仅与存储电路的状态Q有关，而且与外部输入X也有关。Moore:输出仅与存储电路的状态Q有关，而与输入X无直接关系。或者没有单独的输出。7Moore机模型:状态寄存器次态逻辑输出逻辑输出输入时钟M1105.1.2同步时序逻辑电路的描述状态转换图，简称状态图:表示输入，输出和电路状态的转换关系的有向图状态转移表，简称状态表：表示电路的输出，输入和状态转移关系的表格。逻辑函数表达式:表示输入，输出和电路状态的函数表达式（输出函数、激励函数、特征方程）85.1.2同步时序逻辑电路的描述状态转换图，简称状态1111、Mealy型同步时序电路状态表现态次态/输出输入xy(n+1)/Zy状态表由现态，次态和输出组成。表格的左边自上而下列出电路的全部现态，表格的上方从左到右列出输入的全部组合，表格中间则列出对应不同输入组合和现态下的次态和输出。91、Mealy型同步时序电路状态表现态次态/输出112输入xy现态次态/输出输出Zy(n+1)２、Moore电路的状态表如下所示，Moore型状态表将输出单独作为一列。10输入xy现态次态/输出输出Zy(n+1)２、Moore113３、状态图YnYn+1Yn/Z1Yn+1/Z2X/ZX

mealy型Moore型11３、状态图YnYn+1Yn/Z1Yn+1/Z2X/1145.2触发器触发器：计算机中能够存放二进制信息的基本单元器件，一个一位的触发器有两个逻辑上互为反的输出端，用来存储一位二进制信息。常用的触发器有R－S触发器、J－K触发器、T触发器、D触发器等，又可以分为非时钟触发、电平触发以及边沿触发三类。125.2触发器触发器：计算机中能够存放二进制信息的基115131161411715118●

同步触发器在数字系统中，为了协调各部分的工作状态，常常要求某些触发器在同一时刻动作，这样输出状态受输入信号直接控制的基本触发器就不适用了。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。

由同步信号控制的触发器称为同步触发器或钟控触发器，同步信号也叫做时钟信号，用CP表示。同步控制方式分为钟控（电平控制）和边沿控制两类。16●同步触发器在数字系统中，为了协调各部分的工作状态1195.2.1钟控D触发器175.2.1钟控D触发器120D触发器状态表QnD=0D=1001101Qn+118D触发器状态表QnD=0D=100121D触发器状态图01100119D触发器状态图01100112201111000DQ从D触发器的次态卡诺图可得出D触发器的状态方程为：Qn+1=DQn+12001111000DQ从D触发器的次态卡诺图可得出D触发器123钟控触发器存在的“空翻”现象钟控触发器，其触发方式均为电位触发（或电平触发）。以电位触发器方式工作的同步触发器，在CP=1的整个期间都接收输入信号的变化，若输入信号变化多次时，则触发器的状态也随之多次翻转。通常把在同一CP脉冲下引起触发器两次或多次翻转的现象称为“空翻”。21钟控触发器存在的“空翻”现象124维持阻塞D触发器Qn+1=D（CP上升沿）22维持阻塞D触发器Qn+1=D（CP上升沿）1255.3同步时序电路的分析时序电路的分析就是对给定的逻辑电路进行分析找出在输入及时钟作用下，其电路输出的变化规则。

1.根据逻辑电路写出电路中各触发器的激励方程和电路的输出方程；

2.列出输入及电路的现态与输出次态的状态表；

3.根据真值表画出该电路的状态图。

4.根据状态图说明其功能。235.3同步时序电路的分析126例5.1试分析下图所示同步时序电路

1D2CD1CQ2Q1CPXZ24例5.1试分析下图所示同步时序电路1D21271.写出各触发器的激励方程及电路的输出方程：251.写出各触发器的激励方程及电路的输出方程：1282.建立状态转移真值表262.建立状态转移真值表1293.作出状态表和状态图Q2Q1x=0

x=10000/001/00110/001/01100/001/01000/001/1

现态次态/输出Y2(n+1)Y1（n+1)/Z273.作出状态表和状态图Q2Q1130状态图如下：00011011X/Z1/01/00/01/10/01/00/00/028状态图如下：00011011X/Z1/131根据电路的状态响应序列画出时间图123456789xY2y1z这是一个101序列监测器！29根据电路的状态响应序列画出时间图1132同步时序电路分析30同步时序电路分析1335.4同步时序逻辑电路设计第一步、根据逻辑功能描述确定输入和输出。第二步、根据逻辑要求，作出原始状态图和状态表。第三步、状态简化。第四步、状态编码，根据确定的状态数来确定触发器个数。第五步、求出激励函数和输出函数表达式。第六步、画出逻辑电路图。315.4同步时序逻辑电路设计第一步、根据逻辑功能描1345.4.1建立原始状态图和状态表建立原始状态图和状态表的一般过程是：假设一个初始状态，从这个初始状态出发，给出在现有初态下所有可能的输入情况下的所有可能的次态和输出。325.4.1建立原始状态图和状态表建立原始状态图和135例5.2假设某同步时序电路输入为x，其输出为Z。X输入为一组按时间顺序排列的串行二进制代码，当输入序列为101时，输出Z为1，否则Z为0。试作出该电路的Mealy型和Moore型原始状态图及状态表。

解根据题意。电路典型的输入和输出序列；Ｘ:0011011001010100

Ｚ:000001000001010033例5.2假设某同步时序电路输入为x，其输出为Z。136例5.3同步时序电路的Mealy型原始状态表S0S0/0S1/0S1S2/0S1/0S2S0/0S3/1S3S2/0S1/0现态次态/输出x=0x=1第一位二进制数有两种可能：0和1，令其分别对应状态S0和S1。然后10对应状态S2。101对应状态S3。34例5.3同步时序电路的Mealy型原始状态表137S0S1S2S31/10/01/00/0S0S1S2S31/11/00/00/01/01/00/00/0例5.３同步时序电路的Mealy型原始状态图35S0S1S2S31/10/01/00/0S0S1S2S3138例5.3同步时序电路的Moore型原始状态表S0S0S1S1S2S1S2S0S3S3S2S1现态次态x=0x=10001输出

Z第一位二进制数有两种可能：0和1，令其分别对应状态S0和S1。然后10对应状态S2。101对应状态S3。36例5.3同步时序电路的Moore型原始状态表139S0/0S1/0S2/0S3/110101100110例5.３同步时序电路的Moore型原始状态图S3/1S2/0S1/0S0/0037S0/0S1/0S2/0S3/110101100110例140例5.4作出100序列检测电路的Mealy型和Moore型原始状态图及状态表。38例5.4作出100序列检测电路的Mealy型和Moo141S0S0/0S1/0S1S2/0S1/0S2S3/1S1/0S3S0/0S1/0现态次态/输出x=0x=139S0S0/0S1/01425.4.2状态化简所谓状态化简，就是从原始状态表中消去多余的状态，得到最小化状态表。通常采用观察法和隐含表法进行状态化简。

完全确定状态表和不完全确定状态表的化简有所不同，分别加以讨论。405.4.2状态化简所谓状态化简，就是从原始状态表1431、完全确定状态表的化简

完全确定状态表的化简就是找到所有等效状态并将其合并为一个状态的过程。归纳出状态等效的条件：在所有可能的输入组合下，两个（或多个）状态相应的输出相同，次态相同、交错、循环或等效，那么这些状态就是等效的。411、完全确定状态表的化简完全确定状态表的化简就是144

次态交错是指在某种输入取值下，状态Si的次态为Sj；而状态Sj的次态为Si；

次态循环是指在某种输入取值下，状态Si和Sj的次态为Sk和Se,而状态Sk和Se的次态为Si和Sj；

次态等效是指在某种输入组合下，状态Si和Sj的次态Sk和Se满足状态等效条件。42次态交错是指在某种输入取值下，状态Si的次态为S145（1）等效关系的传递性：如果状态S1和S2等效，状态S2和S3也等效，则状态S1和S3等效。记作(S1,S2),(S2,S3)(S1,S3)（2）等效类：若干个相互等效的状态组成一个等效状态类，称为等效类，若有(S1,S2),(S1,S3)，则必有(S1,S2,S3),记作

(S1,S2),(S2,S3)(S1,S2,S3)（3）最大等效类，如果一个等效类不是其他任何等效类的子集，该等效类就为最大等效类。原始状态表的化简过程就是寻找最大等效类并将最大等效类的所有状态合并为一个状态的过程43（1）等效关系的传递性：如果状态S1和S2等效，状态146例、化简101序列检测电路的原始状态表S0S0/0S1/0S1S2/0S1/0S2S0/0S3/1S3S2/0S1/0现态次态/输出x=0x=144例、化简101序列检测电路的原始状态表S0147S0S0/0S1/0S1S2/0S1/0S2S3/0S1/1S3S0/0S1/0现态次态/输出x=0x=1例、化简100序列检测电路的原始状态表45S0S0/0S1/0148例、用观察法化简如下给出的原始状态表。A

A

/0C/0BA

/0C

/0CB/0D/0

DB/0D/1

ED/1F/0FD/1E/0现态次态/输出x=0x=146例、用观察法化简如下给出的原始状态表。A149A

A

/0C/0CB/0D/0

DB/0D/1

ED/1E/0现态次态/输出x=0x=1观察法一般只适用于简单状态表的简化。47AA/0C/0C150例、用隐含表法对如下所示原始状态表进行化简。AC/0B/1BF/0A/1CD/0G/0DD/1E/0EC/0E/1FD/0G/0GC/1D/0现态次态/输出x=0x=148例、用隐含表法对如下所示原始状态表进行化简。A151解：第一步、作隐含表隐含表是一个直角三角形网格，横向和纵向格数相同，即等于原始状态表中的状态数减一。隐含表中横向从左向右按原始状态表中的状态顺序依次标上第一个状态至倒数第二个状态的状态名称，而纵向自上到下依次标上第二个状态至最后一个状态的状态名称。如图（a）所示。49解：第一步、作隐含表152ABCDEFBCDEFG（a）将状态两两判别是否等效，得到图（b）所示隐含表。50ABCD153第二步、寻找等效状态对。通常，先将水平方向的状态A与纵向的所有状态一一比较，再将水平方向的状态B与纵向的所有状态一一比较,依次类推横向和纵向的所有状态都一一比较。如果两个状态等效，则在隐含表的相应方格中标以“√”，两个状态不等效，则在隐含表的相应方格中标以“×”。51第二步、寻找等效状态对。154CDDE

BE

AECFCFABCDEFBCDEFG(b)对图（b）进行修改后，得到下页图（c）所示隐含表52CDBEAECFABC155CDDE

BE

AECFCFABCDEFBCDEFG53CDBEAECFABC156第三步、确定最大等效类。

第四步、合并最大等效类中的状态，得到最小化状态表如下。ab/0a/1bc/0d/0cc/1a/0db/1c/0现态次态/输出x=0x=154第三步、确定最大等效类。

第四步、合并最大等效类中的状态1575.4.3状态编码

状态表中用字母和数字表示的状态用一组二进制代码来代替，这就叫做状态编码，或者叫做状态赋值，也称状态分配。状态赋值首先要确定的是所涉及的电路中触发器的个数：n个触发器可以表示2n个状态。

555.4.3状态编码状态表中用字母和数字表示的158状态分配必须遵守的基本原则如下（1）如果状态表中某些状态在同一输入条件下次态相同，或者在不同输入条件下次态组合相同，那么，应尽可能给这些状态分配相邻的代码。（2）状态表中同一现态在不同输入条件下的次态应尽可能分配相邻的代码。（3）如果状态表中某些状态有相同的输出，那么，应尽可能给这些状态分配相邻的代码。（4）状态表中出现次数最多的状态分配为逻辑0。56状态分配必须遵守的基本原则如下（1）如果状态表中某些159S0S0/0S3/0S2S0/0S3/1S3S2/0S3/0现态次态/输出x=0x=1例、为化简后的101序列检测器的状态表中的状态进行编码57S0S0/0S3/01600101

/000/01101/000

/10011/000/0现态Q1Q0次态/输出x=0x=1编码后的101序列检测电路状态表580101/000/0161例、对如下所示状态表进行状态分配B/1A/1DD/0B/0CA/0C/0BD/0C/0Ax=0x=1

次态/输出现态59例、对如下所示状态表进行状态分配B/1A/162根据分配原则，确定以00代替A，以01代替B，以10代替C，以11代替D。将上述二进制代码代入状态表中就得到如下所示的二进制状态表。11/001/01001/100/11100/010/00111/010/000x=0x=1次态Q1(n+1)Q0(n+1)/输出

现态

Q1Q060根据分配原则，确定以00代替A，以01代替B，以10代替1635.4.4确定激励函数和输出函数

1、根据编码后的状态表写出次态方程、输出方程；

2、确定你在所设计的电路中要使用的触发器的类型，将次态方程转化为与所选用的触发器对应的特征方程形式；

3、对应给出触发器的激励方程。615.4.4确定激励函数和输出函数1、根据编码后1640101

/000/01101/000

/10011/000/0现态Q1Q0次态/输出x=0x=1写101序列检测电路的