可编程逻辑器件LD培训教材_第1页
可编程逻辑器件LD培训教材_第2页
可编程逻辑器件LD培训教材_第3页
可编程逻辑器件LD培训教材_第4页
可编程逻辑器件LD培训教材_第5页
已阅读5页,还剩48页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

7.3

可编程逻辑器件PLD7.3.1PLD概述7.3.2PLD电路表示法7.3.3可编程阵列逻辑(PAL)7.3.4通用阵列逻辑器件(GAL)7.3.5CPLD/FPGA7.3.1

可编程逻辑器件概述中小规模标准IC74/74HC/C4000软件配置大规模ICCPU/DSP/ARM/MCS专用集成电路ASIC全定制/半定制可编程逻辑器件PLD一、数字集成电路分类:二、PLD的特点功能密度高设计方法灵活(自顶向下、HDL、IP核)先期投资少、风险小产品开发周期短在系统可编程特性可靠性高、保密性强三、PLD分类低密度PLD可编程阵列逻辑PAL通用阵列逻辑GAL高密度PLD复杂可编程逻辑器件CPLD现场可编程门阵列FPGA四、PLD器件设计流程设计准备(系统规范,模块设计)设计输入原理图输入方式文本输入方式(VHDL、VerilogHDL)功能仿真(前仿真)综合适配(布局布线)时序仿真(后仿真)下载(编程)硬件测试五、世界主要PLD公司简介公司名称PLD开发系统主要产品Xilinx公司Altera公司Foundation,ISEMax+plus,QuartusFPGA/CPLDCPLD/FPGA主要厂商FPGA/CPLD产品市场份额两大FPGA/CPLD厂商的代表产品六、面向PLD的EDA技术发展趋势PLD芯片高、中、低档产品齐全嵌入式系统(RAM/PLL/SOPC)完善的硬件测试技术内部逻辑测试(嵌入式逻辑分析仪)JTAG边界扫描测试高性能的EDA开发工具IP核的广泛应用系统级设计语言SystemC,SystemVerilog七、、PLD应用用领领域域高速速数数字字信信号号处处理理无线线通通信信领领域域,如软软件件无无线线电电视频频图图像像处处理理领领域域,如高高清清数数字字电电视视(HDTV)军事事和和航航空空航航天天领领域域,如雷雷达达声声纳纳接口口逻逻辑辑控控制制器器PCI、PS/2、USB等接接口口控控制制器器SDRAM、DDRSRAM接口口控控制制器器电平平转转换换LVDS、TTL、COMS等八、、EDA设计计相相关关网网站站九、、常常用用FPGA/CPLD开发发工工具具集成成开开发发工工具具Altera:Maxplus,QuartusXilinx:Foundation,ISEHDL综合合器器Synopsys公司司的的FPGACompilerIISynplicity公司司的的SynplifyProHDL仿真真器器Mentor公司司ModelSimAldec公司司的的Active-HDLCandece公司司的的Verilog-XL十、基于于FPGA的嵌入式式系统Altera公司NIOSII/ARM9Xilinx公司MicroBlaze/PowerPC一个典型型的复杂杂应用系系统采用了嵌嵌入式解解决方案案的系统统一、基本门电电路的PLD表表示法1.输入入缓冲器器:2.与与门3或门门7.3.2PLD的的电路表表示法二、PLD的的基本结构构7.3.3可编程阵阵列逻辑辑(PAL)或阵列((固定))与阵列((可编程程)一、特点点不能重复复编程输出结构构固定二、结构构图三、用PAL实现逻辑辑函数PAL器件组合合输出结结构PAL器件寄存器输出结构构7.3.4通用阵列列逻辑器器件(GAL)或阵列((固定))与阵列((可编程程)一、特点点可重复编编程输出可重重新组态态二、结构构图输出逻辑辑宏单元元(OLMC)结构通用阵列列逻辑器器件GAL组态模式式专用组合合输出及及专用输输入模式式三态控制制组合输输出模式式寄存器输输出模式式集成密度度高宏单元组组态灵活活多触发器器结构异步时钟钟和时钟钟选择异步清零零与异步步予置I/O端口的复复用功能能乘积项共共享阵列列高速度、、低功耗耗高保密性性7.3.5CPLD/FPGAFPGA/CPLD结构二维的逻逻辑块阵阵列(逻逻辑单元元)可编程的的输入/输出单元元可编程的的互连资资源MAX7000结构框图图MAXⅡ结构框图图宏单元FLEX10K逻辑结构构FLEX10K逻辑单元元LEFLEX10KI/OEFLEX10K嵌入式阵阵列块EABCycloneⅡ结构图CycloneⅡ逻辑单元元LECycloneⅡLABCycloneⅡIOECycloneⅡCLOCKFPGA与CPLD的比较CPLD:逻辑宏单单元规模模大PintoPin延迟时间间可预测测非易失性性(Flash、E2CMOS)保密性性好互联资源源有限((集中))功能密度度低FPGA:逻辑功能能块规模模小,资资源可充充分利用用PintoPin延迟时间间不预测测易失性((SRAM)保密性性差互联资源源丰富((分布式式、全局局,长线线,短线线)功能密度度高FPGA/CPLD芯片选型型参考CPLDorFPGAAlteraorXilinxAlteraCyclone系列CycloneII系列Stratix系列StratixII系列MAXII系列XilinxSpartan3系列Virtex系列FPGA/CPLD的配置与与下载方式典典型型应用主动串行行(AS)串行配置置芯片EPCSJTAGCPLD、FPGA被动串行行(PS)CPU、FPGA下载电缆缆:ByteBlasterⅡ(MV)并口下下载电缆缆MasterBlasterUSB下载电缆缆AS配置图AS配置接口口JTAG编程JTAG配置接口口JTAG配置串行行器件被动串行行配置方方式

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论