嵌入式计算技术基础

四、计算机系统中的地址地址编址寻址X86机的IO编址MCS51单片机中的IO编址嵌入式计算技术基础共25页，您现在浏览的是第1页!1.地址计算机系统中对硬件资源表达、标识的主要方法常见的硬件资源如存储器、寄存器、IO设备等通过地址，可以方便形式化、规范化描述所要操作的目标对象嵌入式计算技术基础共25页，您现在浏览的是第2页!2.编址常见的编制方法存储器与IO分别编址，如8088存储器与IO地址统一编址，如8051，多数嵌入式CPU注：关于编址方法与寻址方法关于编址方法与存储器、IO读写速度问题嵌入式计算技术基础共25页，您现在浏览的是第3页!3.寻址寻址——地址在机器指令中的表达方法常见寻址方法立即数寄存器寻址寄存器间接寻址直接寻址相对寻址等等嵌入式计算技术基础共25页，您现在浏览的是第4页!PC/AT机IO地址分配（1）嵌入式计算技术基础共25页，您现在浏览的是第5页!4.MCS51的IO编址：BD：8bit（8位机）

AD：16bit（地址范围0~65535）编址方法：存储器与IO统一编址程序存储器ROM：0~65535（FFFFh）片内数据存储器/IO：0~255（FFh）片外数据存储器/IO：0~65535（FFFFh）嵌入式计算技术基础共25页，您现在浏览的是第6页!参考书：张大波主编《嵌入式系统原理、设计与应用》机械工业出版社田泽编《嵌入式系统开发与应用教程》《嵌入式系统开发与应用实验教程》《嵌入式系统开发与应用学习指导》北京航空航天大学出版社

嵌入式计算技术基础共25页，您现在浏览的是第7页!1.总线作用，主要指标、参数工作方式：并行、串行应用目的、范围：片内、局部、片间、设备间、现场总线宽度：8bit、16bit、32bit等总线速度：Z-80（2.5M，8bit）ISA（8.33M，16bit）PCI（33M、66M，32bit）HOST（400M、32bit）

等等规范标准：ISA、PCI、I2C、RS485等嵌入式计算技术基础共25页，您现在浏览的是第8页!3.地址译码目的根据源或目的地址编码（二进制地址），和时序控制信息，产生一个输出使能OE（对源）或片选CS（对目的）信号译码方法标准逻辑电路：如74LS138（三—八译码）74LS688（数据比较器）等可编程逻辑器件：GAL、CPLD、FPGA嵌入式微处理器输出CS信号（BANK）等等嵌入式计算技术基础共25页，您现在浏览的是第9页!74LS138真值表嵌入式计算技术基础共25页，您现在浏览的是第10页!

嵌入式计算技术基础共25页，您现在浏览的是第11页!处理方法

输出加驱动子系统输入加缓冲要求延时影响小、扇出能力大、输入输出电平兼容器件：单向：74LS244（8）、74LS240（二—4）等双向：74LS245（8）等兼电平转换：74LVCH162245(16、5V3.3V)嵌入式计算技术基础共25页，您现在浏览的是第12页!5.总线的传输效应现象：传输线上出现上升、下降沿波形畸变原因：分布电容、分布电感分析：总线的等效电路模型影响：当传输线上信号频率提高，而传输线又相对长时（传输线长度与信号波长可比拟时）单板上信号频率：<10MHz时，可不考虑10MHz~30MHz，影响不大30MHz~50MHz，有影响>50MHz时，很大影响，关键嵌入式计算技术基础共25页，您现在浏览的是第13页!

嵌入式计算技术基础共25页，您现在浏览的是第14页!4.X86机的IO编址：

IO编址与存储器独立编址

PC/AT的IO编址仅用10根地址线，IO地址范围000h~3FFh

地址安排：系统板000h~1FFh

扩展板200h~3FFh

现在X86架构计算机，IO已扩展，但保持与前兼容嵌入式计算技术基础共25页，您现在浏览的是第15页!PC/AT机IO地址分配（2）嵌入式计算技术基础共25页，您现在浏览的是第16页!嵌入式计算技术基础共25页，您现在浏览的是第17页!五、总线总线作用，主要指标、参数并行总线工作原理地址译码总线负载能力与驱动总线传输效应总线时序ISA总线扩展——方法与实例嵌入式计算技术基础共25页，您现在浏览的是第18页!

2.

并行总线工作原理集电极开路（OC）上拉电阻线与逻辑（输出低电平时阻抗低）总线速度与上拉电阻三态门电路输出使能：OE

输出（高、低）低阻抗总线冲突两个或两个以上源同时输出时，总线数据发生冲突嵌入式计算技术基础共25页，您现在浏览的是第19页!74LS138译码电路在/E1、/E2、E3有效时，对应A、B、C，对应Yi输出“0”，其它输出“1”嵌入式计算技术基础共25页，您现在浏览的是第20页!74LS688数据比较器在/G有效时，如果P=Q，则Pin19输出“0”嵌入式计算技术基础共25页，您现在浏览的是第21页!4.总线负荷与驱动逻辑器件的单位负载（输入性质）：输入高输入低74LS:0.02mA0.2~0.4mA74S：0.05mA1~2mA74HC:0.01mA0.01mA逻辑器件的输出（扇出）能力：输出高输出低微处理器：0.2~20mA1~20mA74LS:1~2mA10~30mA74HC:20mA20mA问题：由于输出能力限制，总线上挂接多个器件时，可能出现逻辑电平不能满足要求；即使74HC，由于输入电容（10pF）影响，要求<10个负载嵌入式计算技术基础共