移动智能终端上更适合的体系结构

移动智能终端上更适合的体系结构作者：作者均系同济大学软件学院2010级学生：杨清伟1029524班 942493728@李尚1029273班 lishang0036@163.com摘要：本文分析了移动终端的几种体系结构；详细介绍了ARM体系结构的特点，并简要介绍了MIPS和X86两种体系结构的特点，同时对这三种体系在移动终端上的表现做了横向比较。对更适合移动终端的体系结构进行了讨论。目录一、引言 3二、 ARM体系结构提出背景 4RISC指令集结构的优点 错误！未定义书签。ARM的进化史 错误！未定义书签。三、 ARM体系结构介绍 错误！未定义书签。ARM发展简介 错误！未定义书签。3.2ARM架构及CPU模式 错误！未定义书签。ARM编程特色 错误！未定义书签。ARM指令集 错误！未定义书签。ARM新特色 错误！未定义书签。TOC\o"1-5"\h\z\o"CurrentDocument"四、 x86体系结构介绍 11\o"CurrentDocument"x86架构及CPU模式 11\o"CurrentDocument"x86的特点 11\o"CurrentDocument"五、 MIPS体系结构介绍 12\o"CurrentDocument"MIPS架构及CPU模式 12MIPS的特点 错误！未定义书签。六、 移动终端的几种体系结构的比较 错误！未定义书签。 错误！未定义书签。 错误！未定义书签。 错误！未定义书签。七、 结束语 错误！未定义书签。八、 参考文献 错误！未定义书签。、引言随着通信产业的不断发展，移动终端已经由原来单一的通话功能向话音、数据、图像、音乐和多媒体方向综合演变。而对于移动终端，基本上可以分成两种：一种是传统手机(featurephone)；另一种是智能手机(smartphone)。智能手机具有传统手机的基本功能，并有以下特点：开放的操作系统、硬件和软件的可扩充性和支持第三方的二次开发。相对于传统手机，智能手机以其强大的功能和便捷的操作等特点，越来越得到人们的青睐，将逐渐成为市场的一种潮流。然而，作为一种便携式和移动性的终端，完全依靠电池来供电，随着智能手机的功能越来越强大，其功率损耗也越来越大。因此，必须提高智能手机的使用时间和待机时间。对于这个问题，有两种解决方案：一种是配备更大容量的手机电池；另一种是改进系统设计，采用先进技术，降低手机的功率损耗。现阶段，手机配备的电池以锂离子电池为主，虽然锂离子电池的能量密度比以往提升了近30％，但是仍不能满足智能手机发展需求。就目前使用的锂离子电池材料而言，能量密度只有20％左右的提升空间。而另一种被业界普遍看做是未来手机电池发展趋势的燃料电池，能使智能手机的通话时间超过13h,待机时间长达1个月，但是这种电池技术仍不成熟，离商用还有一段时间。增大手机电池容量总的趋势上将会增加整机的成本。因此，从智能手机的总体设计入手，应用先进的技术和器件，进行降低功率损耗的方案设计，从而尽可能延长智能手机的使用时间和待机时间。事实上，低功耗设计已经成为智能手机设计中一个越来越迫切的问题。本文从体系结构设计入手，探讨了ARM、X86、MIPS三种体系结构在移动终端上的应用情况，对其优劣进行比较，试图找出在移动终端上更适合的体系结构。全文第一部分对三种体系结构进行简要介绍。第二部分进行比较，最后再提出我们的一些看法，仅作参考。©SDftAM'!*；】©SDftAM'!*；】srqm]汕LLJLT&^si)kam|SI)*；Hi-JlSI鶴能手机的療件架构二、ARM体系结构提出的背景简介：ARM架构，过去称作高级精简指令集机器（AdvancedRISCMachine，更早称作：AcornRISCMachine），是一个32位精简指令集（RISC）处理器架构，其广泛地使用在许多嵌入式系统设计。由于节能的特点，ARM处理器非常适用于移动通信领域，符合其主要设计目标为低成本、高性能、低耗电的特性。2.1RISC指令集结构的优点RISC与CISC的主要特征对比比较内容CISCRISC指令系统复杂，庞大简单，精简指令数目一般大于200一般小于100指令格式一般大于4一般小于4寻址方式一般大于4一般小于4指令字长不固定等长可访存指令不加限制只有LOAD/STORE指令各种指令使用频率相差很大相差不大各种指令执行时间相差很大绝大多数在一个周期内完成优化编译实现很难较容易程序源代码长度较短较长控制器实现方式绝大多数为微程序控制绝大多数为硬布线控制软件系统开发时间较短较长总的来说RISC优点：在使用相同的晶片技术和相同运行时钟下，RISC系统的运行速度将是CISC的2〜4倍。由于RISC处理器的指令集是精简的，它的记忆体管理单元、浮点单元等都能设计在同一块晶片上。RISC处理器比相对应的CISC处理器设计更简单，所需要的时间将变得更短，并可以比CISC处理器应用更多先进的技术，开发更快的下一代处理器。

900600IODCOE6希靄務官超矍呈艺扇盂當雷1Q00丫需广-*-35W(pre-HISCimprovemenl900600IODCOE6希靄務官超矍呈艺扇盂當雷1Q00丫需广-*-35W(pre-HISCimprovemenlrate)*RISG图2.1在过去近20年RISC性能统计图ARM的进化史现如今，ARM芯片的出货量每年都比上一年多20亿片以上。不像很多其它的半导体公司，ARM从不制造和销售具体的处理器芯片。取而代之的，是ARM把处理器的设计授权给相关的商务合作伙伴,让他们去根据自己的强项设计具体的芯片，这些伙伴可都是巨头啊。基于ARM低成本和高效的处理器设计方案，得到授权的厂商生产了多种多样的的处理器、单片机以及片上系统(SOC)。这种商业模式就是所谓的"知识产权授权"。除了设计处理器，ARM也设计系统级IP和软件IP。为了挺它们，ARM开发了许多配套的基础开发工具、硬件以及软件产品。使用这些工具，合作伙伴可以更加舒心地开发他们自己的产品。ARM十几年如一日地开发新的处理器内核和系统功能块。这些包括流行的ARM7TDMI处理器，还有更新的高档产品ARM1176TZ(F)-S处理器，后者能拿去做高档手机。功能的不断进化，处理水平的持续提高，年深日久造就了一系列的ARM架构。要说明的是，架构版本号和名字中的数字并不是一码事。比如，ARM7TDMI是基于ARMv4T架构的(T表示支持"Thumb指令")；ARMv5TE架构则是伴随着ARM9E处理器家族亮相的。ARM9E家族成员包括ARM926E-S和ARM946E-S。ARMv5TE架构添加了”服务于多媒体应用增强的DSP指令"。后来又出了ARM11，ARM11是基于ARMv6架构建成的。基于ARMv6架构的处理器包括ARM1136J(F)-S，ARM1156T2(F)-S，以及ARM1176JZ(F)-S。ARMv6是ARM进化史上的一个重要里程碑：从那时候起，许多突破性的新技术被引进，存储器系统加入了很多的崭新的特性，单指令流多数据流(SIMD)指令也是从v6开始首次引入的。而最前卫的新技术，就是经过优化的Thumb-2指令集，它专为低成本的单片机及汽车组件市场。ARMv6的设计中还有另一个重大的决定：虽然这个架构要能上能下，从最低端的MCU到最高端的"应用处理器"都通吃，但不能因此就这也会，那也会，但就是都不精。仍须定位准确，使处理器的架构能胜任每个应用领域。结果就是，要使ARMv6能够灵活地配置和剪裁。对于成本敏感市场，要设计一个低门数的架构，让她有极强的确定性；另一方面，在高端市场上，不管是要有丰富功能的还是要有高性能的，都要有拿得出手的好东西。最近的几年，基于从ARMv6开始的新设计理念，ARM进一步扩展了它的CPU设计，成果就是ARMv7架构的闪亮登场。在这个版本中，内核架构首次从单一款式变成3种款式。1） 款式A：设计用于高性能的"开放应用平台"--越来越接近电脑了。2） 款式R：用于高端的嵌入式系统，尤其是那些带有实时要求的（又要快又要实时）。3） 款式M：用于深度嵌入的，单片机风格的系统中。业理器名字架鞫版本号存储器管理特性其它特性ARM7TDMIw4TARM7TDMI-Sv4TARW17EJ-SvSEDSPJazalle[Pft3]ARM920Tv4TMMUARM922Tv4TMMUv5EMMUDSPJazalleAilM946E-$v5EMPUDSPARM966E-Sv5EDSPARM968E-5v5EAR阳966HSv5EMPU(□选)DSPARM1020Ev5EMMUDSPARML022Fv5EMMUDSPARM1026EJ-Sv5EMMU或MP严唧DSP*Ja^elleARM1136J(F}-SMMUDSP,Js^elleARMlX7UZ|FhSv6MMU+TrustZoneDSPjGazelleARM11MPCorev6务处理器缓存支持DSPARM1156T2(F)-$我胡叫DSPCortex-MSv7-MMPU■町选〉NVJCCortex-R4v?-RMPUDSPCcrttw-H4Fv?-RMPUDSP+浮点运算Cartax-AEv?-AMMU+TruitZoneDSP,jaz^llq图2.2ARM处理器名字三、ARM体系结构介绍

3・1ARM发展简介自2005年，每年超过一个亿的手机销售约98%至少使用了一个ARM处理器。［4］截至2009年，占大约90%的所有嵌入式32位RISC处理器⑸和ARM处理器被广泛使用在消费性电子产品，包括个人数字助理（PDA）,平板电脑，移动电话，数字媒体和音乐播放器，手持式游戏游戏机，计算器和计算机外围设备，如硬盘驱动器和路由器。2011年，ARM的客户报告了79亿ARM处理器出货量，占有95%的智能手机，90%的硬盘驱动器，40%的数字电视和机顶盒，15%的单片机，和20%的移动电脑［2］。在2012年，微软与ARM科技生产了新的Surface平板电脑，还有，AMD宣布它将于2014年开始生产基于ARM核心的64位服务器芯片。■ARMoffersaroadmapofprocessorsthat

meetfutureperformancerequirements200015001000500RTO&RTOSRTOS200015001000500RTO&RTOSRTOS2003 2004 2005 200& 2007 2008 2009图3.1ARM近年发展和覆盖领域ARM架构及CPU模式架构:从1995年开始,《ARM体系结构参考手册》是ARM文档的主要来源，提供了关于ARM处理器架构和指令集，区分接口，所有的ARM处理器的支持（如指令语义）的实现细节可能会有所不同。该体系结构随着时间的演变，并与Cortex系列的核心开始，存在三个“配置”的定义如下："应用"配置:Cortex-A系列"实时"配置:Cortex-R系列"微处理器"配置:Cortex-M系列.每个配置允许有其子集的架构。例如，用于ARMv6-M配置（所使用的CortexM0/M0+/M1）的一个子集ARMv7-M架构（支持较少的指令）。CPU模式CPUARM架构指定了以下的CPU模式。在任何时刻，CPU可以在只有一种模式，但由于外部事件（中断）或编程方式可以能够切换模式。UsermodeTheonlynon-privilegedmode.SystemmodeTheonlyprivilegedmodethatisnotenteredbyanexception.ItcanonlybeenteredbyexecutinganinstructionthatexplicitlywritestothemodebitsoftheCPSR.Supervisor（svc）modeAprivilegedmodeenteredwhenevertheCPUisresetorwhenaSWIinstructionisexecuted.AbortmodeAprivilegedmodethatisenteredwheneveraprefetchabortordataabortexceptionoccurs.UndefinedmodeAprivilegedmodethatisenteredwheneveranundefinedinstructionexceptionoccurs.InterruptmodeAprivilegedmodethatisenteredwhenevertheprocessoracceptsanIRQinterrupt.FastInterruptmodeAprivilegedmodethatisenteredwhenevertheprocessoracceptsanFIQinterrupt.HypmodeAhypervisormodeintroducedinarmv-7aforcortex-A15processorforprovidinghardwarevirtualizationsupport.3.3ARM编程特色有个附加在ARM设计中好玩的东西，就是使用一个4-bit条件编码在每个指令前头，表示每支指令的运行是否为有条件式的这大大的减低了在存储器访问指令时用到的编码位，换句话说，它避免在对小型叙述如if做分支指令。有个标准的示例引用欧几里得的最大公因子算法：在C编程语言中，循环为：intgcd（inti,intj）while(i!=j)if(i>j)i-=j；elsej-=i；returni;}在ARM汇编语言中，循环为：loop:CMPRi,Rj ；设置条件为'NE"不等于)if(i!=j)；〃GT〃大于)if(i>j),;or〃LT〃小于)if(i<j)SUBGTRi,Ri,Rj；若〃GT〃大于)，i=i-j；SUBLTRj,Rj,Ri；若〃LT〃(小于)，j=j-i;BNEloop ；若〃NE〃不等于)，则继续循环这避开了then和else子句之间的分支。另一项指令集的特色是，能将位移(shift)和回转(rotate)等功能并成"数据处理"型的指令(算数、逻辑、和暂存器之间的搬移)，因此举例来说，一个C语言的叙述a+=(j<<2)；在ARM之下，可简化成只需一个word和一个cycle即可完成的指令ADDRa,Ra,Rj,LSL#2这结果可让一般的ARM程序变得更加紧密，而不需经常使用存储器访问，流水线也可以更有效地使用。即使在ARM以一般认定为慢速的速度下运行，与更复杂的CPU设计相比它仍能运行得不错。ARM处理器还有一些在其他RISC的架构所不常见到的特色，例如程序计数器相对寻址(的确在ARM上程序计数器为16个暂存器的其中一个)以及前递加或后递加的寻址模式。另外值得注意的是ARM处理器会随着时间不断地增加它的指令集。譬如某些早期的ARM处理器(比ARM7TDMI更早)，可能并未具备指令可以读取2Bytes的数量；因此严格来讲，对这些处理器产生代码时，就不可能处理如C语言对象中使用“volatileshO数”据型态。3.4ARM指令集讲求精简又快速的设计方式，整体电路化却又不采用微码，就像早期使用在艾康微电脑的8位6502处理器。ARM架构包含了以下精简指令集处理器的特性：读取/存储架构不支持地址不对齐存储器访问(ARMv6内核现已支持)正交指令集(任意访问指令可以任意的寻址方式访问数据Orthogonalinstructionset)大量的16x32-bit寄存器阵列(registerfile)固定的32bits操作码（opcode）长度，降低编码数量所产生的耗费，减轻解码和流水线化的负担。大多均为一个CPU周期运行。为了补强这种简单的设计方式，相较于同时期的处理器如Intel80286和Motorola68020,还多加了一些特殊设计：大部分指令可以条件式地运行，降低在分支时产生的负重，弥补分支预测器（branchpredictor）的不足。算数指令只会在要求时更改条件编码（conditioncode）32-bit筒型位移器（barrelshifter）可用来运行大部分的算数指令和寻址计算而不会损失性能强大的索引寻址模式（addressingmode）精简但快速的双优先级中断子系统，具有可切换的暂存器组3.5ARM新特色Thumb较新的ARM处理器有一种16-bit指令模式，叫做Thumb，也许跟每个条件式运行指令均耗用4位的情形有关。在Thumb模式下，较小的opcode有更少的功能性。例如，只有分支可以是条件式的，且许多opcode无法访问所有CPU的暂存器。然而，较短的opcode提供整体更佳的编码密度（注：意指代码在存储器中占的空间），即使有些运算需要更多的指令。特别在存储器端口或总线宽度限制在32以下的情形时，更短的Thumbopcode能更有效地使用有限的存储器带宽，因而提供比32位代码更佳的性能。典型的嵌入式硬件仅具有较小的32-bitdatapath寻址范围以及其他更窄的16bits寻址（例如GameBoyAdvance））在这种情形下，通常可行的方案是编译成Thumb代码，并自行优化一些使用（非Thumb）32位指令集的CPU相关程序区，因而能将它们置入受限的32-bit总线宽度的存储器中。首颗具备Thumb技术的处理器是ARM7TDMI。所有ARM9和后来的家族，包括XScale，都纳入了Thumb技术。Thumb-2Thumb-2技术首见于“ARM1156核心”，并于2003年发表。Thumb-2扩充了受限的16位Thumb指令集，以额外的32位指令让指令集的使用更广泛。因此Thumb-2的预期目标是要达到近乎Thumb的编码密度，但能表现出近乎ARM指令集在32位存储器下的性能。Thumb-2至今也从ARM和Thumb指令集中派生出多种指令，包含位栏操作、分支建表和条件运行等功能。ThumbExecutionEnvironment（ThumbEE）ThumbEE，也就是所谓的Thumb-2EE,业界称为JazelleRCT技术，于2005年发表，首见于“Cortex-A8”处理器。ThumbEE提供从Thumb-2而来的一些扩充性，在所处的运行环境下，使得指令集能特别适用于运行阶段的编码产生（例如实时编译）Thumb-2EE是专为一些语言如Limbo、Java、C#、Perl和Python，并能让实时编译器能够输出更小的编译码却不会影响到性能。ThumbEE所提供的新功能，包括在每次访问指令时自动检查是否有无效指针，以及一种可以运行数组范围检查的指令，并能够分支到分类器，其包含一小部份经常调用的编码,通常用于高级语言功能的实现，例如对一个新对象做存储器配置。四、x86体系结构介绍4.1x86架构及CPU模式x86是由Intel推出的一种精简指令集，用于控制芯片的运行的程序。x86架构于1978年推出的Intel8086中央处理器中首度出现，它是从Intel8008处理器中发展而来的，之后x86便成为了个人计算机的标准平台，成为了历来最成功的CPU架构。x86架构是重要的可变指令长度的CISC，字组长度的存储器访问允许不对齐存储器地址，字组是以低位字节在前的顺序储存在存储器中。向前兼容性一直都是在x86架构的发展背后一股驱动力量。但在较新的微架构中，x86处理器会把x86指令转换为更像RISC的微指令再予执行，从而获得可与RISC比拟的超标量性能，而仍然保持向前兼容。x86架构的处理器一共有四种执行模式，分别是真实模式，保护模式，系统管理模式以及虚拟V86模式。4.2x86体系结构的特点X86采用了CISC指令集。CISC指令集的各种指令中，在大约有20%的指令会被反复使用，占整个程序代码的80%。而余下的80%的指令却不经常使用，在程序设计中只占20%。总线接口部件BIU总线接口部件由4个16位段寄存器(DS,ES,SS,CS)、一个16位指令指针寄存器(IP)、20位物理地址加法器、6字节指令队列(8088为4字节)及总线控制电路组成，负责与存储器及I/O端口的数据传送。执行部件EU执行部件由ALU、寄存器阵列(AX,BX,CX,DX,SI,DI,BP,SP)、标志寄存器(PSW)等几个部分组成，其任务就是从指令队列流中取出指令，然后分析和执行指令，还负责计算操作数的16位偏移地址。寄存器的结构1）数据寄存器AX、BX、CX、DX均为16位的寄存器，它们中的每一个又可分为高字节H和低字节L。即AH、BH、CH、DH及AL、BL、CL、DL可作为单独的8位寄存器使用。不论16位寄存器还是8位寄存器，它们均可寄存操作数及运算的中间结果。有少数指令指定某个寄存器专用，例如，串操作指令指定CX专门用作记录串中元素个数的计数器。2）段寄存器组：CS、DS、SS、ES。8086/8088的20位物理地址在CPU内部要由两部分相加形成的°SP、BP、SI、DI是用以指明其偏移地址，即20位物理地址的低16位；而CS、DS、SS、ES是用以指明20位物理地址的高16位的，故称作段寄存器。4个存储器使用专一，不能互换，CS识别当前代码段,DS识别当前数据段，SS识别当前堆栈段；ES识别当前附加段。一般情况下，DS和ES都须用户在程序中设置初值。3）控制寄存器组：IP和FLAG。指令指针IP用以指明当前要执行指令的偏移地址（段地址由CS提供）。标志寄存器FLAG有16位，用了其中的九位，分两组：状态标志和控制标志。前者用以记录状态信息，由6位组成，后者用以记录控制信息由3位组成。6位状态标志，包括CF、AF、OF、SF、PF和ZF,它反映前一次涉及ALU操作的结果，对用户它“只读不写”。控制标志包括方向标志DF，中断允许标志IF及陷阱标志TF，中断允许标志IF及陷阱标志TF，可通过指令设置。五、MIPS体系结构简介5.1MIPS架构及CPU模式M尸言MIPS是一种RISC结构的CPU，MIPS起源于一个学术研究项目，该项目的设计小组连同几个半导体厂商合伙人希望能制造出芯片并拿到市场上去卖。结果是该结构得到了工业领域内最大范围的具有影响力的制造商们的支持。从生产专用集成电路核心（ASICCores）的厂家（LSILogic,Toshiba,Philips,NEC）到生产低成本CPU的厂家（NEC,Toshiba，和IDT），从低端64位处理器生产厂家（IDT,NKK,NEC）到高端64位处理器生产厂家（NEC,Toshiba和IDT）。1984年，MIPS计算机公司成立。1992年，SGI收购了MIPS计算机公司。1998年，MIPS脱离SGI，成为MIPS技术公司。MIPS技术公司是一家设计制造高性能、高档次及嵌入式32位和64位处理器的厂商，在RISC处理器方面占有重要地位。MIPS公司设计RISC处理器始于二十世纪八十年代初，1986年推出R2000处理器，1988年推R3000处理器，1991年推出第一款64位商用微处器R4000。之后又陆续推出R8000（于1994年）、R10000（于1996年）和R12000（于1997年）等型号。随后，MIPS公司的战略发生变化，把重点放在嵌入式系统。1999年，MIPS公司发布MIPS32和MIPS64架构标准，为未来MIPS处理器的开发奠定了基础。新的架构集成了所有原来NIPS指令集，并且增加了许多更强大的功能。MIPS公司陆续开发了高性能、低功耗的32位处理器内核（core）MIPS324Kc与高性能64位处理器内核MIPS645Kc。2000年，MIPS公司发布了针对MIPS324Kc的版本以及64位MIPS6420Kc处理器内核。MIPS架构的CPU能够用于手机、平板电脑、笔记本电脑、家用台式机