期中测试题部分参考答案

5454注意：空题必须抄题目，其他三道题可以不抄题目。一、填题1．冯·诺依曼结构的特点_存储程序。2．主机由和主储_成。3．计算机系统由硬件系_软_系组成。4．计算机系统的层次结构中，位于硬之外的所有层次统称__虚机器__5．计算机的存储器系统是_Cache、主存储器和辅助存储。6．设机器字长为位存储容量为，若按双字编址，其寻址范围_2M。7．存取速度最快的器件是寄器。8．若信息码字为，生成多项式G(x)=x+x

+x+1，计算出的CRC校码为119．按照数据传送方式的不同，总线可串行总线和并行总___10._单总只能将信息从总线的一端传到另一端，不能反向传输。11.在机系统中，向存储器写信息，通常采_不互锁类的联络方式。12.在机系统中，某个CPU需访问共享存储器（仅所有访问的存储器常用半锁类的联络式实现通信。13.存器可分为主存和辅存_程序必须存于主_内CPU才能执行其中的指令。14.一32位个人计算机，一个字节）由_8_位（）组成。15.总同步通信影响总线效的原因是必按最慢速度的部件来设计共时钟周期_。16._分式通充分地利用了总线的有效占用，总线上所有模块都成_主模块。17.在级存储体系中，Cache的要功能_提存储速度_，虚拟存储器的主功能是扩存储容。18.动半导体存储器的刷新般集中、分式和_步。．若RAM芯片内有1024个元，用单译码方式，地址译码器1024条出；用双译码方式，地址译码器有_32_条出。20.高缓冲存储器中保存的息是主存信息_活跃块的副本。二、判题（如果错误，请纠正）1．存储程序的基本含义是将编好的程和原始数据事先存入主存中√2．计算机“运算速度”指标的含义是每秒钟能执行多少条操作系统的命令×指的是每秒执行多少条指令或每秒执行多少次浮点运算。3．一个32位的存储器，其地址线和数据线的总和是46。4．在同步通信中，一个总线周期的传过程是：先传输数据，再传输地址先址后数据。5．计算机存储数据的基本单位是字节位bit）6．邮局对信件进行自动分拣，使用的算机技术是模式识别√7．在三种集中式总线控制中，独立请方式对电路故障最敏感×链式查询。8．磁盘的盘面上有很多半径不同的同圆，这些同心圆称为柱面×磁道9．存取周期是指启动一次存储器操作完成该操作所需的时间×启动一次存储器操作到完成该操作所需的时间称为存取时间。10.CPU访问主存储器的时间是由存储体的容量决的，存储容量越大访问存储器所需要时间就越长。CPU范主存储器的时间与存储体的容量无关。11.×1芯片组成8KB存储器CPU提供地址线A～，中A为位，则加00到各芯片地址端的地址线是A～。09因为A为高位A是位，加到各芯片地址的是地址线的低10位，为A～。015612.一情况下，和在存储体中是统一编址的√1

．集中刷新方式在刷新时间内并不影响CPU的写操作×集中刷新方式在刷新期间CPU不访问内存。14.在序的执行过程中Cache与存的地映射是由硬件自动完成的√15.用编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。√三、问题1．计算机的硬件是由哪些部件组成的它们各自有哪些功能？计算机的硬件由运算器器器设备和输出设备五大基本部件组成。它们各自的功能如下。输入设备把们编好的程序和始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。存储器：用来存放程序和数据。运算器：对信息进行处理和运算。控制器：按照人们预先确定的操作步骤制个计算机的各部件有条不紊地自动工作。2．某总线在一个总线周期中可并行传8个节数据设个总线周期等于一个时钟周期，总线的时钟频率是66MHz，求总线的带宽。8B/T=8B××3．什么是总线判优？为什么需要总线优？总线判优是当总线上各个主设备同时要求占用总线时，通过总线控制器一定的优先等级顺序确定某个主设备可以占有总线。因为总线传输的特点是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。4．什么是总线标准？为什么要定制总标准？总线标准是国际公布或推荐的互联各个模块的标准个准为各模块互联提供一个标准界面，这个界面对它两端的模块都是透明的，即界面的任一方只需根据总线标准的要求完成自身一方接口的功能，而不必考虑对方与界面的接口方式。指定总线标准使系统设计简化模块生产批量化其性能稳定量可靠，实现可移化，便于维护等，较好地解决了系统、模块、设备与总线之间不适应、不通用及不匹配等问题。四、综题1．求效信息位为01101110的明验码。2．CPU执行一段程序Cache完成存取的次数为1900次，主存完成存取的次数为次已知Cache存取周期为，存存取周期250ns。：主系统的命中率、平均访问时间和效率。命中率为1900+100）平均访问时=×0.95+250ns×设访问缓存的时间为t，访问主存的时间为5t,则：效率访问缓存时/平访问时间×100%=t/(0.95t+(1-0.95)×100%=83.3%已地址总线A～，中A是低位。用ROM芯（×）和RAM芯片（×00组成一个半导体存储器节址储ROM区的容量为容量为10KB。问）组成该储器需要用多少块ROM芯和RAM芯？（）存储器共需要多少根地址线ROM芯、RAM芯各需连入哪根地址线？2

11（）设置多个片选信号，分别写出各片选信号的逻辑式。4某微机的寻址范围为64KB，存储器选择器信号为M接片的储器，回答下列问题）出选片译码逻辑图；（）出每片RAM的寻址范围；（如运行时发现不论往哪片存储器存放8KB数以A000H起地址的存储芯片都有相同的数据，分析故障原因。（）发现译器中的地址线A与CPU断线，并搭接到高电平的故障，问结果如何？设主机容量，cache容为。每字块8个字，每字32位设计一八路组相联映射的组织。(1)