集成电路设计CAD-EDA工具实用教程12-可测课件

可测性设计及DFT软件的使用2022/12/2共122页2SystemProductionDesignSpecificationDesignEntryRTLSimulationDesignSynthesisGateLevelSimulationPlace&RouteTimingAnalysisIn-SystemVerificationDesignModificationDFTCTetraMax2022/12/2共122页3OutlineDFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例2022/12/2共122页4DFT基础测试DFT故障模型ATPGDFT常用方法2022/12/2共122页5测试(1-3)CMOS反相器中的物理缺陷2022/12/2共122页6测试(2-3)目前的产品测试方法2022/12/2共122页7测试(3-3)ATE2022/12/2共122页8DFT基础测试DFT故障模型ATPGDFT常用方法2022/12/2共122页9DFT(DesignForTest)controllabilityobservability2022/12/2共122页10DFT基础测试DFT故障模型ATPGDFT常用方法2022/12/2共122页11故障模型

物理故障 逻辑故障 封装引脚间的漏电或短路 单一固定故障 芯片焊接点到管脚连线断裂 延时故障 表面玷污、含湿气 静态电流故障 金属层迁移、应力、脱皮 …

金属层开路、短路 … … …2022/12/2共122页12单一固定故障2022/12/2共122页13等价故障(1/3)2022/12/2共122页14等价故障(2/3)2022/12/2共122页15等价故障(3/3)NAND的输入SA0和输出的SA1效果等效{ASA0,BSA0,YSA1}是一个等效故障集2022/12/2共122页16故障压缩2022/12/2共122页17不可测故障2022/12/2共122页18DFT基础测试DFT故障模型ATPGDFT常用方法2022/12/2共122页19ATPGATPG AutomaticTestPatternGeneratorD算法PODEM(Goel)FAN(Fujiwara和Shimono)高级算法2022/12/2共122页20D算法2022/12/2共122页21D算法-activatetheSA0fault2022/12/2共122页22D算法-propagatefaulteffect2022/12/2共122页23D算法-anatomyofatestpattern2022/12/2共122页24D算法-recordthetestpattern2022/12/2共122页25DFT基础测试DFT故障模型ATPGDFT常用方法2022/12/2共122页26DFT常用方法功能点测试

需在每个测试点增加可控的输入和输出，I/O增加扫描测试

结构化的DFT技术，全扫描和部分扫描内建自测试

消除了对ATE的存储能力和频率的限制，更具发展潜力2022/12/2共122页27扫描测试(1/3)SMIC工艺库AREA(µm2）FFDQRHDLX63.2FFSDQRHDLX79.83增加百分比26.3%2022/12/2共122页28扫描测试(2/3)2022/12/2共122页29扫描测试(3/3)大多数的工艺库都提供D,JK,主从触发器的等效multiplexedflip-flop。一些工艺库还会提供D锁存器的等效multiplexedflip-flop，这时若D锁存器工作于功能模式，则为电平触发，而在测试模式下则为边沿触发。2022/12/2共122页30全扫描设计中的所有触发器都可控制和可观察最广泛使用的一种方法快速ATPG生成(组合ATPG)达到很高的故障覆盖率(>95%)需要很长的测试时间2022/12/2共122页31部分扫描只有一部分触发器转换成可扫描触发器应用于对性能和面积敏感的设计需要额外的计算(时序ATPG)故障覆盖率不可测2022/12/2共122页32内建自测试内建了测试生成、施加、分析和测试控制结构一般包含BIST控制器、测试向量生成器(TPG)和响应分析器(SA)减少对外部测试设备的需求，可以实现全速测试2022/12/2共122页33SRAMBIST电路框图March算法(1/2)2022/12/2共122页342022/12/2共122页35March算法(2/2)LogicBIST2022/12/2共122页36TPG:LFSRSA:MISRLFSR2022/12/2共122页37特征多项式为：当f(x)不可约且能整除多项式1+xk(k=2n-1)，但不能整除1+xm(m<2n-1)时称为本原多项式。本原多项式可以产生最大的随机序列，即m序列，其周期为2n-1。MISR(Multiple-InputSignatureRegister)2022/12/2共122页381.LFSR为线性系统，所以遵守叠加原理，把所有电路输出的响应叠加到同一个LFSR上做响应压缩，则最终的余数是由所有电路输出形成的余数的和。2.解决了用于响应压缩的LFSR在输出较多时严重硬件开销的难题；

ISCAS’89BenchmarkCircuitsNorthCarolina州立大学微电子中心从世界各地（包括企业和研究机构）广泛征集到的；应用于时序电路的可测性分析，可作为ATPG性能的评估标准，亦广泛应用于故障模拟、形式验证、逻辑综合等多个领域；包含42个数字时序电路，规模和复杂度各有不同，电路涉及到乘法器、交通灯控制、真实芯片、高级综合后的控制器、数字分步乘法器、PLD器件等。2022/12/2共122页39ISCAS’89

基准

时序

电路

集的

构成

及

主要

参数2022/12/2共122页40HOPE—FaultSimulator美国弗吉尼亚理工大学的Bradley电气计算机工程系开发的一个教学和研究软件同步时序电路非常有效的故障仿真器引入了并行故障仿真技术,并采用一些算法来减少并行仿真时间；支持固定故障模型基于linux系统，易于掌握2022/12/2共122页412022/12/2共122页42OutlineDFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例2022/12/2共122页43门控时钟问题2022/12/2共122页44时钟分频问题2022/12/2共122页45内部复位问题(1/3)2022/12/2共122页46内部复位问题(2/3)2022/12/2共122页47内部复位问题(3/3)2022/12/2共122页48双向引脚方向控制问题(1/4)2022/12/2共122页49双向引脚方向控制问题(2/4)2022/12/2共122页50双向引脚方向控制问题(3/4)2022/12/2共122页51双向引脚方向控制问题(4/4)2022/12/2共122页52OutlineDFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例2022/12/2共122页53DFTCompilerSynopsys公司的集成于DesignCompiler的先进测试综合工具独创的“一遍测试综合”技术功能强大的扫描式可测性设计分析、综合和验证技术支持RTL级、门级的扫描测试设计规则检查，以及给予约束的扫描链插入和优化2022/12/2共122页54启动命令source/opt/demo/synopsys.envdesign_vision&2022/12/2共122页55DesignFlow2022/12/2共122页56OverviewofDFTCFlow2022/12/2共122页57SpecifyDefaultValues2022/12/2共122页581.Scan-ReadySynthesis2022/12/2共122页592.SetATEConfiguration2022/12/2共122页60SetATEConfiguration-createclock2022/12/2共122页613.Pre-ScanCheck2022/12/2共122页624.ScanSpecification2022/12/2共122页63TypeofScanClock2022/12/2共122页64CustomScanPath(1/2)2022/12/2共122页65CustomScanPath(2/2)2022/12/2共122页66SpecifyScanEnable2022/12/2共122页67SpecifyScanChainSignals2022/12/2共122页68ScanChainPort2022/12/2共122页69GuidelinesforScanPorts2022/12/2共122页70RemoveScanSpecificationAdaptiveScan随着IC设计进步到130nm以下工艺且设计规模越来越大，DFT向量验证时间越来越长，所需ATE内存越来越高，因而Synopsys公司的AdaptiveScan压缩即自适应扫描压缩技术应运而生。它使用了一种并行扫描链结构，从而大大减少了测试向量，缩短了链长，并且可以根据设计需要自如的选择压缩比率；另一特点是它的串行并行转换电路均使用组合逻辑电路，没有时序逻辑单元，不必为插入测试逻辑考虑时钟平衡问题。相较于传统的DFT流程，AdaptiveScan压缩设计流程可兼容于其中，在构建扫描链配置之时，增加了以下几条命令：set_dft_configuration–scan_compressionenable定义扫描压缩使能；set_scan_compression_configuration–minimum_compression6设置最小压缩比率；set_dft_signal–viewspec–typeTestMode–portcompress_mode–active_state1增加压缩模式管脚。2022/12/2共122页712022/12/2共122页725.ScanPreview2022/12/2共122页736.ScanChainSynthesis2022/12/2共122页74KeyofScanInsertion2022/12/2共122页75SettingtheEffortLevel2022/12/2共122页767.Post-ScanCheck2022/12/2共122页772022/12/2共122页788.ScanChainIdentification2022/12/2共122页799.EstimateTestcoverage2022/12/2共122页80FileOutput2022/12/2共122页81OutlineDFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例2022/12/2共122页82TetraMAXSynopsys公司的目前被认为业界功能最强、最易于使用的自动测试向量生成工具支持全扫描、部分扫描设计，同时提供故障仿真和分析支持多种测试方法，包括多时钟电路、门控时钟电路、内部三态总线、内嵌存储器等2022/12/2共122页83启动命令source/opt/demo/tetramax.envtmax&2022/12/2共122页84DFTCtoTetraMax2022/12/2共122页85TetraMaxGUI2022/12/2共122页86TheGSVToolBar2022/12/2共122页87CommandInputandScriptFilesmenus,GUIbuttons,ordialogboxesTypedatthecommandinputlineReadfromcommandfiles:2022/12/2共122页88HotKeyWithintheATPGtoolwindowtheMicrosoftwindowsemulationenvironmentexistssocut/pasteisdonewithcommandpop-upmenus(orCTRL-CandCTRL-V)OtherHotKeycanbefoundinGUImenu2022/12/2共122页89Helpcommand2022/12/2共122页90MANforcommandreferenceEntering“man”andacommandname,amessageID,oraDFTruleIDorviolationIDwillopenuptheon-linehelptothereferencepageforthattopic.2022/12/2共122页91StopProcessYoucanabortcurrentoperationby“Stop”button.CTRL-Cand

CTRL-Breakdothesamejob.2022/12/2共122页92Designflow2022/12/2共122页93ATPGCommandModes2022/12/2共122页94DesignRuleCheck2022/12/2共122页951.ReadDesign(1/2)2022/12/2共122页96ReadDesign(2/2)2022/12/2共122页972.BuildModel2022/12/2共122页98SomeTetraMaxTerms2022/12/2共122页99ATETesterCycles2022/12/2共122页100TypicalEventFlow2022/12/2共122页101EventOrderinTermsofSPFProcedures2022/12/2共122页1023.PerformDFTRulesCheck2022/12/2共122页103AnalyzeRuleViolations2022/12/2共122页1044.GeneratingATPGPatterns(1/2)2022/12/2共122页105ATPGEffort:Ab