(8086微处理器内部结构)课件

微型计算机原理及应用李建俊电子工业出版社1微型计算机原理及应用李建俊11.微型计算机原理的定义2.掌握微型计算机的基本结构3.掌握微型计算机内部各部件的功能4.掌握8086CPU各引脚的功能5.了解8086/8088的区别教学目标及要求21.微型计算机原理的定义教学目标及要求2教学重点及难点重点：微型计算机内部各部件的功能难点：8086各引脚的功能3教学重点及难点重点：3教学方法多媒体演示提问式，启发式教学时数24教学方法多媒体演示教学时数24思路微型计算机系统结构微型计算机内部结构及各部件的结构和功能微处理器的外部引脚5思路微型计算机系统结构58086微处理器知识点8086微处理器引脚信号

8086微处理器典型时序分析68086微处理器知识点8086微处理器引脚信号6学习外部特性,首先了解其引脚信号，关注以下几个方面：引脚的功能信号的流向有效电平三态能力输出正常的低电平、高电平外，还可以输出高阻的第三态7学习外部特性,首先了解其引脚信号，关注以下几个方面：输出正常888086CPU外部引脚

8088/8086CPU都具有40条引脚，采用双列直插式封装，有的引脚具有双功能。①为了减少芯片的引线，8088/8086的许多引脚具有双重定义和功能，采用分时利用方式工作，即在不同时刻，这些引线上的信号是不相同的。②8088/8086的最大和最小两种工作模式可以通过引脚选择98086CPU外部引脚8088/8086CPU都具有40基本概念1、引脚的功能：即引脚的定义，其名字反映了该信号的作用即含义。2、信号的流向：信号从芯片输出，还是从外部输入芯片，或双向。3、有效电平：使引脚起作用的逻辑电平。4、三态能力：有些引脚除了能正常输入输出外，还能输出高阻状态，此时表示芯片已放弃了对该引脚的控制，使之悬空，以方便其他设备接管对它的控制10基本概念1、引脚的功能：即引脚的定义，其名字反映了该信号的作逻辑门ABY或ABY与AY非ABY与CABY或CABY或非ABY与非一般逻辑门只有两种输出状态：高电平低电平

11逻辑门ABY或ABY与AY非ABY与CABY或CABY或AB三态门三态门AYEN高电平低电平高阻态三态门比逻辑门增加了一个控制端EN（又称高能端）当控制端有效时，三态门处于工作态，否则处于高阻态高阻态：相当于该门和它连接的电路处于断开的状态.主要是用于总线的连接,因为总线只允许同时有一个使用者。逻辑门高电平低电平AY12三态门三态门AYEN高电平三态门比逻辑门增加了一个控制端E8086/8088CPU外部引脚1、AD15－AD0（AddressDataBus）分时复用的地址/数据线，

传送地址时三态输出。

传送数据时可双向三态输入/输出。138086/8088CPU外部引脚1、AD15－AD0（Add8086CPU外部引脚2、A19/S6－A16/S3（Address/Status）分时复用的地址/状态线，

作地址线时，用A19－A16与AD15－AD0一起构成访问

存储器的20位物理地址。注意：当CPU访问I/O端口时，

A19－A16保持为0。

148086CPU外部引脚2、A19/S6－A16/S3（Add8086CPU外部引脚2、A19/S6－A16/S3（Address/Status）分时复用的地址/状态线，

作状态线时，S6－S3用来输出状态信息。S4－S3用来确定当前使用的段寄存器。S4S3段寄存器00ES01SS10CS(I/O,INT)11DS158086CPU外部引脚2、A19/S6－A16/S3（Add8086CPU外部引脚2、A19/S6－A16/S3（Address/Status）分时复用的地址/状态线。S4S3段寄存器00ES01SS10CS(I/O,INT)11DSS5用来表示中断标志状态。当IF＝1时，

S5置1。S6恒保持为0。168086CPU外部引脚2、A19/S6－A16/S3（Add8086CPU外部引脚3、RD(Read)读信号，三态输出，低电平有效。表示当前CPU正在读存储器或I/O端口。4、WR(Write)写信号，三态输出，低电平有效。表示当前CPU正在写存储器或I/O端口。178086CPU外部引脚3、RD(Read)4、WR(Writ8086CPU外部引脚高电平：表示CPU正在访问存储器。低电平：表示CPU正在访问I/O端口。５、M/IO(Memory/IO)存储器或I/O端口访问信号，三态输出。188086CPU外部引脚高电平：表示CPU正在访问５、M/IO8086CPU外部引脚6、BHE/S7(BusHighEnable/Status)总线高字节有效信号该信号三态输出，低电平有效。用来表示数据总线上的数据是否有效BHEAD0总线使用情况0016位数据总线上进行字传送01高8位数据总线上进行字节传送10低8位数据总线上进行字节传送11无效198086CPU外部引脚6、BHE/S7(BusHighE8086CPU外部引脚7、READy准备就绪信号，由外部输入，高电平有效。它是由被访问的内存或I/O设备发出的响应信号，当其有效时，表示存储器或I/O设备已准备好，CPU可以进行数据传送。高电平：表示CPU要访问的存储器或I/O端口已为传送做好准备。无效时：CPU插入一个或几个等待周期TW，直到READY信号有效为止。208086CPU外部引脚7、READy208086CPU外部引脚8、TEST测试信号，由外部输入，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对TEST进行一次测试。有效：CPU执行下一条指令。无效：CPU处于等待状态。218086CPU外部引脚8、TEST218086CPU外部引脚9、INTR(InterruptRequest)可屏蔽中断请求信号，由外部输入，高电平有效。高电平：表示外部向CPU发出中断请求。CPU一旦测试到中断请求信号，并且IF=1时，暂停正在执行的操作转入中断响应周期。228086CPU外部引脚9、INTR(InterruptR8086CPU外部引脚10、NMI(Non-MackableInterruptReguest)不可屏蔽中断请求信号，CPU一旦测试到NMI有效信号，当前指令执行完后就自动响应中断。238086CPU外部引脚10、NMI238086CPU外部引脚11、INTA(InterruptAcknowledge)中断响应信号，向外部输出，低电平有效。表示CPU响应了外部发来的INTR信号。248086CPU外部引脚11、INTA(Interrupt8086CPU外部引脚12、RESET复位信号，由外部输入，高电平有效RESET信号至少保持4个时钟周期。CPU接收到该信号后，停止操作，并将标志寄存器，段寄存器，指令指针IP和指令队列等复位到初始状态。258086CPU外部引脚12、RESETRESET信号至少保持8086CPU外部引脚13、HOLD（HoldRequest）总线请求信号，由外部输入，高电平有效。通过此引脚总线的主控者向CPU请求使用总线。14、HLDA（HoldAcknowlege）总线响应信号，向外部输出，高电平有效。CPU一旦测试到HOLD请求时，就在当前总线周期结束时，使HLDA有效，表示响应这一总线请求，并立即让出总线使用权。268086CPU外部引脚13、HOLD（HoldReques8086CPU外部引脚15、CLK（Clock）主时钟信号，由8284时钟发生器输入。16、VCC（电源）8086CPU只需要单一的＋5V电源，由VCC输入。278086CPU外部引脚15、CLK（Clock）16、VCC8086CPU外部引脚17、ALE（AddressLatchEnatle）地址锁存允许信号，向外部输出，高电平有效。当它为高电平时，表明CPU地址线上有有效地址。当它为低电平时，对地址进行锁存在最小模式系统中用来作地址锁存器8282/8283的选通信号18、DEN（DataEnable）数据允许信号，三态输出，低电平有效。当它为低电平时，表时数据线上有有效数据。在最小模式系统中用来用数据收发器8286/8287的选通信号288086CPU外部引脚17、ALE（AddressLatc8086CPU外部引脚19、DT/R（DataTransmit/Receive）数据发送/接收控制信号，三态输出。在最小模式系统中用来控制数据的传送方向。高电平时，表示数据从CPU向外部输出，即完成写操作。低电平时，表示数据从外部向CPU输入，即完成读操作。298086CPU外部引脚19、DT/R（DataTransm8086CPU的两种模式最小模式MN/MX接+5V构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。最大模式MN/MX接地。用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。需要总线控制器来变换和组合控制信号。308086CPU的两种模式最小模式308086CPU最小工作模式最小工作模式是一个以8086为主体的单处理器系统，所有控制信号均由CPU直接提供。最小工作模式系统包括硬件如下：１．一片时钟发生器8284A；２．三片地址锁存器8282；３．两片数据收发器8286/8287；如图318086CPU最小工作模式最小工作模式是一个以8086为主体8086微处理器8284时钟发生器地址锁存器数据收发器只读存储器ROM随机存储器RAM8259中断控制器8237DMA控制8253定时控制器8255并行接口地址总线数据总线控制总线CPU系统3280868284时钟地址锁存器数据收发器只读存储器随机存储器

8284AREADYRESETALEBHE/A19~A16AD15~AD0地址锁存储器8282（三片）BHEDENDT/RM/IOWRRDHOLDHLDAINTRINTACLK收发器8286（两片）数据总线（16根）控制总线READYRESET8086MN/MX+5VA0~A19D0~D15CPU产生地址总线(20根)功能:

8284A是8086CPU系统的时钟发生器芯片，它为8086CPU系统提供所需要的时钟信号、复位信号(RESET)和就绪信号(READY)。338284AREADYRESETALEBHE/A19~A1系统的复位和启动操作标志寄存器清零IP0000HCSFFFFHDS0000HSS0000HES0000H指令队列空其它寄存器0000H34系统的复位和启动操作标志寄存器清零IP0000HCSFFFF地址锁存器(8282)？为什么要用到8282

8086/8088的地址/数据和地址/状态总线时分时复用的。即在总线使用过程中AD0~AD15既要传送地址又要传送数据，而地址状态总线既要传送地址又要传送状态信息。当存储器或I/O接口电路通常要求在与CPU进行数据传送时，在整个总线周期内须保持稳定的地址信息。需要在总线周期的第一个时钟周期内,用8282所存地址。35地址锁存器(8282)？为什么要用到82828086/8地址锁存器(8282)引脚:

DI0-DI7:8位数据输入端

DO0-DO7:8位数据输出端

STB：锁存信号CPU的ALE接8282的STB引脚，ALE高电平地址信号直通，由高电平变低电平锁存地址

OE：输出允许信号

OE=0时,8282处于工作状态.把8282中存放的数据放到8282的数据输出端

DO0-DO7上

OE=1时,数据输出端DO0-DO7处于高阻态注意:8082是8位锁存器芯片，单向传送8位数据。

36地址锁存器(8282)引脚:36地址锁存器(8282)37地址锁存器(8282)37地址锁存器(8282)8282芯片的工作过程是：首先使控制引脚OE为0，使8282处于工作状态，然后使控制引脚STB=1，开启8282，传送数据，再使控制引脚STB＝0，数据被保存在输出端。

如图38地址锁存器(8282)8282芯片的工作过程是：如图383939数据收发器(8286/8287)用于在CPU和系统总线之间双向缓冲数据。其引脚如下：T引脚：控制方向，与CPU的DT/R连结。高电平从CPU输出，低电平CPU接收数据

OE控制输出，与DEN连结。有效允许输出，反之不允许。

8286的A0~A7与CPU的AD0~AD15连结（两个8286），传送数据时，8282把AD0~AD15上的地址信号锁存起来，8286开始传送数据。注意:8286为8位的数据收发器芯片，

双向传送8位数据

40数据收发器(8286/8287)用于在CPU和系统总线之间双数据收发器(8286/8287)8286芯片的工作过程是：当OE=0时，芯片处于工作状态，T＝1时:数据从A7～A0流向B7～B0；T=0时:数据从B7～B0流向A7～A0，所以T引脚用于控制数据传送方向。

41数据收发器(8286/8287)8286芯片的工作过程是：4DT/R

=1，T=1A=>B，发送；DT/R

=0，T=0B=>A，接收;42DT/R=1，T=1A=>B，发送；42最小模式

地址锁存器8282×3STBOE数据收发器OE8286×2TA15~A8S6~S3/A19~A16AD7~AD0ALECLKRESETREADYMN/MXVCCGNDGNDDENDT/RIO/MWRRDHOLDHLDAINTRINTANMITESTSSO8086CPU地址总线数据总线控制总线8284ACLKRESETREADY+5V内存I/O接口43最小模式地址锁存器数据收发器A15~8086CPU最大工作模式总说：在最小模式下，CPU必须配有8282、8284、8286才能构成整个微处理器系统，才能通过地址、数据、控制总线与外部设备联系，控制外设工作。在最大模式下，除了上述还需要配置8288总线控制器，8289总线裁决器才能构成微处理器系统。由8288对处理器发出的控制信号进行变换和组合，最终由8288产生总线控制信号，而不是由CPU直接产生448086CPU最大工作模式总说：448086微处理器8284时钟发生器82828286只读存储器ROM随机存储器RAM8259中断控制器8237DMA控制8253定时控制器8255并行接口地址总线数据总线控制总线CPU系统828982888086CPU最大工作模式4580868284时钟82828286只读存储器随机存储器82最大模式8086CPU外部引脚8086CPU工作在最大模式系统中几个引脚的重新定义:1.S0,S1,S2(BusCycleStatus)总线周期状态信号,三态输出.它们提供当前总线周期中所进行的数据传输过程的类型。由总线控制器8288根据这些对存储器及I/O进行控制

.46最大模式8086CPU外部引脚8086CPU工作在最大模式系最大模式8086CPU外部引脚S2S1S0操作过程000发中断响应信号001读I/O端口010写I/O端口011暂停100取指令101读内存110写内存111无源状态上表中的总线周期状态中至少应有一个状态为低电平，便可进行一种总线操作。当都为高电平时表明操作过程即将结束，而另一个新的总线周期尚末开始，这时称为“无源状态”。而在总线周期的最后一个状态（即T4状态）中只要有一个信号改变，就表明是下一个新的总线周期开始。47最大模式8086CPU外部引脚S2S1S0操作过程000发中最大模式8086CPU外部引脚8086CPU工作在最大模式系统中几个引脚的重新定义:2.LOCK封锁信号

三态输出,低电平有效.LOCK有效时表示CPU不允许其它总线主控者占用总线.这个信号由软件设置.则在执行这条指令期间,LOCK保持有效,即在指令执行期间,封锁其它主控者使用总线.可防止8086中断时总线被其它主控部件所占用，在中断过程中，也自动变为低电平48最大模式8086CPU外部引脚8086CPU工作在最大模式系最大模式8086CPU外部引脚8086CPU工作在最大模式系统中几个引脚的重新定义:3.RQ/GT1，RQ/GT0

(Request/Grant)请求/同意信号,双向,低电平有效.输入时表示其它主控者请求使用总线，输出时表示CPU对总线请求的响应信号，两条线可同时与两个主控者相连。但是GT0的优先级比GT1的高。49最大模式8086CPU外部引脚8086CPU工作在最大模式系最大模式8086CPU外部引脚8086CPU工作在最大模式系统中几个引脚的重新定义:4.QS1,QS0指令队列状态,向外部输出.用来表示CPU中指令队列当前的状态.编码如下:QS1QS2含义00无操作01从队列中取第一个字节10队列已空11从队列中取后续字节50最大模式8086CPU外部引脚8086CPU工作在最大模式系8086CPU最大模式图518086CPU最大模式图518086CPU内部结构图528086CPU内部结构图528088CPU内部结构图538088CPU内部结构图538086CPU和8088CPU的区别8088CPU是继8086之后推出的准十六位CPU，基本功能相同，不同点在于：1.外部数据总线差别：8086CPU外部总线16位;8088外部总线8位;2.指令队列差别：8086CPU指令队列可容纳6条指令;8088CPU指令队列可容纳4条指令;当8086的指令队列中有两个空字节（8088为一个空字节），总线接口部件就会自动把指令取到指令队列中。548086CPU和8088CPU的区别8088CPU是继808总结8086CPU各引脚的功能8086/8088的区别55总结8086CPU各引脚的功能55作业复习该节课内容56作业复习该节课内容56微型计算机原理及应用李建俊电子工业出版社57微型计算机原理及应用李建俊11.微型计算机原理的定义2.掌握微型计算机的基本结构3.掌握微型计算机内部各部件的功能4.掌握8086CPU各引脚的功能5.了解8086/8088的区别教学目标及要求581.微型计算机原理的定义教学目标及要求2教学重点及难点重点：微型计算机内部各部件的功能难点：8086各引脚的功能59教学重点及难点重点：3教学方法多媒体演示提问式，启发式教学时数260教学方法多媒体演示教学时数24思路微型计算机系统结构微型计算机内部结构及各部件的结构和功能微处理器的外部引脚61思路微型计算机系统结构58086微处理器知识点8086微处理器引脚信号

8086微处理器典型时序分析628086微处理器知识点8086微处理器引脚信号6学习外部特性,首先了解其引脚信号，关注以下几个方面：引脚的功能信号的流向有效电平三态能力输出正常的低电平、高电平外，还可以输出高阻的第三态63学习外部特性,首先了解其引脚信号，关注以下几个方面：输出正常6488086CPU外部引脚

8088/8086CPU都具有40条引脚，采用双列直插式封装，有的引脚具有双功能。①为了减少芯片的引线，8088/8086的许多引脚具有双重定义和功能，采用分时利用方式工作，即在不同时刻，这些引线上的信号是不相同的。②8088/8086的最大和最小两种工作模式可以通过引脚选择658086CPU外部引脚8088/8086CPU都具有40基本概念1、引脚的功能：即引脚的定义，其名字反映了该信号的作用即含义。2、信号的流向：信号从芯片输出，还是从外部输入芯片，或双向。3、有效电平：使引脚起作用的逻辑电平。4、三态能力：有些引脚除了能正常输入输出外，还能输出高阻状态，此时表示芯片已放弃了对该引脚的控制，使之悬空，以方便其他设备接管对它的控制66基本概念1、引脚的功能：即引脚的定义，其名字反映了该信号的作逻辑门ABY或ABY与AY非ABY与CABY或CABY或非ABY与非一般逻辑门只有两种输出状态：高电平低电平

67逻辑门ABY或ABY与AY非ABY与CABY或CABY或AB三态门三态门AYEN高电平低电平高阻态三态门比逻辑门增加了一个控制端EN（又称高能端）当控制端有效时，三态门处于工作态，否则处于高阻态高阻态：相当于该门和它连接的电路处于断开的状态.主要是用于总线的连接,因为总线只允许同时有一个使用者。逻辑门高电平低电平AY68三态门三态门AYEN高电平三态门比逻辑门增加了一个控制端E8086/8088CPU外部引脚1、AD15－AD0（AddressDataBus）分时复用的地址/数据线，

传送地址时三态输出。

传送数据时可双向三态输入/输出。698086/8088CPU外部引脚1、AD15－AD0（Add8086CPU外部引脚2、A19/S6－A16/S3（Address/Status）分时复用的地址/状态线，

作地址线时，用A19－A16与AD15－AD0一起构成访问

存储器的20位物理地址。注意：当CPU访问I/O端口时，

A19－A16保持为0。

708086CPU外部引脚2、A19/S6－A16/S3（Add8086CPU外部引脚2、A19/S6－A16/S3（Address/Status）分时复用的地址/状态线，

作状态线时，S6－S3用来输出状态信息。S4－S3用来确定当前使用的段寄存器。S4S3段寄存器00ES01SS10CS(I/O,INT)11DS718086CPU外部引脚2、A19/S6－A16/S3（Add8086CPU外部引脚2、A19/S6－A16/S3（Address/Status）分时复用的地址/状态线。S4S3段寄存器00ES01SS10CS(I/O,INT)11DSS5用来表示中断标志状态。当IF＝1时，

S5置1。S6恒保持为0。728086CPU外部引脚2、A19/S6－A16/S3（Add8086CPU外部引脚3、RD(Read)读信号，三态输出，低电平有效。表示当前CPU正在读存储器或I/O端口。4、WR(Write)写信号，三态输出，低电平有效。表示当前CPU正在写存储器或I/O端口。738086CPU外部引脚3、RD(Read)4、WR(Writ8086CPU外部引脚高电平：表示CPU正在访问存储器。低电平：表示CPU正在访问I/O端口。５、M/IO(Memory/IO)存储器或I/O端口访问信号，三态输出。748086CPU外部引脚高电平：表示CPU正在访问５、M/IO8086CPU外部引脚6、BHE/S7(BusHighEnable/Status)总线高字节有效信号该信号三态输出，低电平有效。用来表示数据总线上的数据是否有效BHEAD0总线使用情况0016位数据总线上进行字传送01高8位数据总线上进行字节传送10低8位数据总线上进行字节传送11无效758086CPU外部引脚6、BHE/S7(BusHighE8086CPU外部引脚7、READy准备就绪信号，由外部输入，高电平有效。它是由被访问的内存或I/O设备发出的响应信号，当其有效时，表示存储器或I/O设备已准备好，CPU可以进行数据传送。高电平：表示CPU要访问的存储器或I/O端口已为传送做好准备。无效时：CPU插入一个或几个等待周期TW，直到READY信号有效为止。768086CPU外部引脚7、READy208086CPU外部引脚8、TEST测试信号，由外部输入，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对TEST进行一次测试。有效：CPU执行下一条指令。无效：CPU处于等待状态。778086CPU外部引脚8、TEST218086CPU外部引脚9、INTR(InterruptRequest)可屏蔽中断请求信号，由外部输入，高电平有效。高电平：表示外部向CPU发出中断请求。CPU一旦测试到中断请求信号，并且IF=1时，暂停正在执行的操作转入中断响应周期。788086CPU外部引脚9、INTR(InterruptR8086CPU外部引脚10、NMI(Non-MackableInterruptReguest)不可屏蔽中断请求信号，CPU一旦测试到NMI有效信号，当前指令执行完后就自动响应中断。798086CPU外部引脚10、NMI238086CPU外部引脚11、INTA(InterruptAcknowledge)中断响应信号，向外部输出，低电平有效。表示CPU响应了外部发来的INTR信号。808086CPU外部引脚11、INTA(Interrupt8086CPU外部引脚12、RESET复位信号，由外部输入，高电平有效RESET信号至少保持4个时钟周期。CPU接收到该信号后，停止操作，并将标志寄存器，段寄存器，指令指针IP和指令队列等复位到初始状态。818086CPU外部引脚12、RESETRESET信号至少保持8086CPU外部引脚13、HOLD（HoldRequest）总线请求信号，由外部输入，高电平有效。通过此引脚总线的主控者向CPU请求使用总线。14、HLDA（HoldAcknowlege）总线响应信号，向外部输出，高电平有效。CPU一旦测试到HOLD请求时，就在当前总线周期结束时，使HLDA有效，表示响应这一总线请求，并立即让出总线使用权。828086CPU外部引脚13、HOLD（HoldReques8086CPU外部引脚15、CLK（Clock）主时钟信号，由8284时钟发生器输入。16、VCC（电源）8086CPU只需要单一的＋5V电源，由VCC输入。838086CPU外部引脚15、CLK（Clock）16、VCC8086CPU外部引脚17、ALE（AddressLatchEnatle）地址锁存允许信号，向外部输出，高电平有效。当它为高电平时，表明CPU地址线上有有效地址。当它为低电平时，对地址进行锁存在最小模式系统中用来作地址锁存器8282/8283的选通信号18、DEN（DataEnable）数据允许信号，三态输出，低电平有效。当它为低电平时，表时数据线上有有效数据。在最小模式系统中用来用数据收发器8286/8287的选通信号848086CPU外部引脚17、ALE（AddressLatc8086CPU外部引脚19、DT/R（DataTransmit/Receive）数据发送/接收控制信号，三态输出。在最小模式系统中用来控制数据的传送方向。高电平时，表示数据从CPU向外部输出，即完成写操作。低电平时，表示数据从外部向CPU输入，即完成读操作。858086CPU外部引脚19、DT/R（DataTransm8086CPU的两种模式最小模式MN/MX接+5V构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。最大模式MN/MX接地。用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。需要总线控制器来变换和组合控制信号。868086CPU的两种模式最小模式308086CPU最小工作模式最小工作模式是一个以8086为主体的单处理器系统，所有控制信号均由CPU直接提供。最小工作模式系统包括硬件如下：１．一片时钟发生器8284A；２．三片地址锁存器8282；３．两片数据收发器8286/8287；如图878086CPU最小工作模式最小工作模式是一个以8086为主体8086微处理器8284时钟发生器地址锁存器数据收发器只读存储器ROM随机存储器RAM8259中断控制器8237DMA控制8253定时控制器8255并行接口地址总线数据总线控制总线CPU系统8880868284时钟地址锁存器数据收发器只读存储器随机存储器

8284AREADYRESETALEBHE/A19~A16AD15~AD0地址锁存储器8282（三片）BHEDENDT/RM/IOWRRDHOLDHLDAINTRINTACLK收发器8286（两片）数据总线（16根）控制总线READYRESET8086MN/MX+5VA0~A19D0~D15CPU产生地址总线(20根)功能:

8284A是8086CPU系统的时钟发生器芯片，它为8086CPU系统提供所需要的时钟信号、复位信号(RESET)和就绪信号(READY)。898284AREADYRESETALEBHE/A19~A1系统的复位和启动操作标志寄存器清零IP0000HCSFFFFHDS0000HSS0000HES0000H指令队列空其它寄存器0000H90系统的复位和启动操作标志寄存器清零IP0000HCSFFFF地址锁存器(8282)？为什么要用到8282

8086/8088的地址/数据和地址/状态总线时分时复用的。即在总线使用过程中AD0~AD15既要传送地址又要传送数据，而地址状态总线既要传送地址又要传送状态信息。当存储器或I/O接口电路通常要求在与CPU进行数据传送时，在整个总线周期内须保持稳定的地址信息。需要在总线周期的第一个时钟周期内,用8282所存地址。91地址锁存器(8282)？为什么要用到82828086/8地址锁存器(8282)引脚:

DI0-DI7:8位数据输入端

DO0-DO7:8位数据输出端

STB：锁存信号CPU的ALE接8282的STB引脚，ALE高电平地址信号直通，由高电平变低电平锁存地址

OE：输出允许信号

OE=0时,8282处于工作状态.把8282中存放的数据放到8282的数据输出端

DO0-DO7上

OE=1时,数据输出端DO0-DO7处于高阻态注意:8082是8位锁存器芯片，单向传送8位数据。

92地址锁存器(8282)引脚:36地址锁存器(8282)93地址锁存器(8282)37地址锁存器(8282)8282芯片的工作过程是：首先使控制引脚OE为0，使8282处于工作状态，然后使控制引脚STB=1，开启8282，传送数据，再使控制引脚STB＝0，数据被保存在输出端。

如图94地址锁存器(8282)8282芯片的工作过程是：如图389539数据收发器(8286/8287)用于在CPU和系统总线之间双向缓冲数据。其引脚如下：T引脚：控制方向，与CPU的DT/R连结。高电平从CPU输出，低电平CPU接收数据

OE控制输出，与DEN连结。有效允许输出，反之不允许。

8286的A0~A7与CPU的AD0~AD15连结（两个8286），传送数据时，8282把AD0~AD15上的地址信号锁存起来，8286开始传送数据。注意:8286为8位的数据收发器芯片，

双向传送8位数据

96数据收发器(8286/8287)用于在CPU和系统总线之间双数据收发器(8286/8287)8286芯片的工作过程是：当OE=0时，芯片处于工作状态，T＝1时:数据从A7～A0流向B7～B0；T=0时:数据从B7～B0流向A7～A0，所以T引脚用于控制数据传送方向。

97数据收发器(8286/8287)8286芯片的工作过程是：4DT/R

=1，T=1A=>B，发送；DT/R

=0，T=0B=>A，接收;98DT/R=1，T=1A=>B，发送；42最小模式

地址锁存器8282×3STBOE数据收发器OE8286×2TA15~A8S6~S3/A19~A16AD7~AD0ALECLKRESETREADYMN/MXVCCGNDGNDDENDT/RIO/MWRRDHOLDHLDAINTRINTANMITESTSSO8086CPU地址总线数据总线控制总线8284ACLKRESETREADY+5V内存I/O接口99最小模式地址锁存器数据收发器A15~8086CPU最大工作模式总说：在最小模式下，CPU必须配有8282、8284、8286才能构成整个微处理器系统，才能通过地址、数据、控制总线与外部设备联系，控制外设工作。在最大模式下，除了上述还需要配置8288总线控制器，8289总线裁决器才能构成微处理器系统。由8288对处理器发出的控制信号进行变换和组合，最终由8288产生总线控制信号，而不是由CPU直接产生1008086CPU最大工作模式总说：448086微处理