数字设计原理与实践：第六章 COMBINATIONAL LOGIC DESIGN PRACTICES-part 1

1Chapter6

CombinationalLogicDesignPractices

(组合逻辑设计实践)DocumentationStandardandCircuitTiming

(文档标准和电路定时)CommonlyUsedMSICombinationalLogicDevice(常用的中规模组合逻辑器件)

2第5,6章教学大纲要求重点学习掌握：学习利用基本的逻辑门完成规定的组合逻辑电路的设计任务：如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器。学习利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器、三态器件等作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法。

36.1DocumentationStandard

(文档标准)StructureThinking(结构化的理念)Specification:DescriptionofInterfaceandFunction

(说明书：接口及功能描述)BlockDiagram:System’sMajorFunctionModuleandtheirBasicInterconnections

(方框图：主要功能模块及其互联

图6-1)SchematicDiagram

[原理图（图6-17）]

46.1DocumentationStandard

(文档标准)TimingDiagram

[定时图（图6-19）]StructureLogicDeviceDescription

(结构化逻辑器件描述)CircuitDescription:Explainshowthecircuitworksinternally.

(电路描述：解释电路内部如何工作)

5GateSymbols(门的符号)&≥11

6SignalNameandActiveLevels

(信号名和有效电平)NameaSignal

(信号的命名)AnActiveLevelAssociatedwithaSignal

(与信号相关的有效电平)ActiveHigh

（高电平有效）ActiveLow

（低电平有效）Asserted(有效）Deasserted（无效）Negated（取消）

7AnInversionBubbletoIndicateanActive-LowPin(有反相圈的引脚表示低电平有效)GivenLogicFunctionasOccurringinsidethatsymbolicoutline.(给定逻辑功能只在符号框的内部发生)READYREQUESTGOREADY_LREQUEST_LGO_LSignalNameandActiveLevels

(信号名和有效电平)

8EquivalentGateSymbolsunder

theGeneralizedDemorgan’sTheorem

[等效门符号（摩根定理）]Inverter(反相器)Buffer(缓冲器)

9Bubble-to-BubbleLogicDesign

(“圈到圈”的逻辑设计)Figure6-11

10schematicdiagram(电路原理图)

116.2CircuitTiming(电路定时)PropagationDelay(传播延迟)——

ASignalPathastheTimethatittakesforaChangeattheInputtoProduceaChangeattheOutputofthePath(信号通路输入端的变化引起输出端变化所需的时间)tpHLandtpLHMaybeDifferent

12PropagationDelay(传播延迟)TimingAnalysis:Worst-CaseDelay(定时分析：取最坏情况延迟)MaximumDelay(最大延迟)TypicalDelay(典型延迟)MinimumDelay(最小延迟)’08’08’04’32’32’32152022226.2CircuitTiming(电路定时)tpHLandtpLHMaybeDifferent

13TimingDiagram[定时图（时序图）]GOREADYDATtDATtDATGOREADYDATtRDYtRDY6.2CircuitTiming(电路定时)CausalityandPropagationDelay(因果性和传播延迟）

14GOREADYDATGOREADYDATtRDYmintRDYmax6.2CircuitTiming(电路定时)TimingDiagram[定时图（时序图）]MinimumandMaximumDelay(最小和最大延迟）

15WRITE_LDATAOUTDATAINtOUTmaxtsetuptOUTmin6.2CircuitTiming(电路定时)CertainandUncertainTransitions

(确切的和不确切的转换）

16补充：组合逻辑电路组合逻辑电路定义：如果逻辑电路在任意时刻的输出状态仅仅取决于该时刻的输入，而与电路以前的状态和输入无关。组合逻辑电路特点：无反馈回路、无记忆元件。组合逻辑电路结构：单输入单输出、单输入多输出、多输入单输出、多输入多输出。

17补充：组合逻辑电路分类按使用的基本开关元件不同分为MOS、TTL、ECL等类型按集成度(IntegrationLevel)不同分为SSI、MSI、LSI、VLSI等按逻辑功能不同分为Adder

(加法器)、Comparator

(比较器)、Encoder(编码器)、Decoder

(译码器)、Multiplexer

(多路复用器/数据选择器)、数据分配器、ParityCircuits

(校验电路)、ROM

(只读存储器)等。

18补充：组合逻辑电路分析分析的目的：给定电路，确定电路的逻辑功能。分析步骤：由输入到输出逐级写出逻辑函数表达式。利用代入规则，写出输出与输入的逻辑函数表达式。对输出逻辑函数表达式进行化简。列真值表或画波形图。判断逻辑功能。

19补充：组合逻辑例11、写出每级逻辑函数表达式2、用代入规则，写出输入输出表达式3、化简，已经最简

20补充：组合逻辑例14、列真值表5、判断电路的逻辑功能：奇偶校验电路----输入为奇数个1时，输出为1，否则为0。ABCF00000011010101101001101011001111

21补充：组合逻辑电路例2ABCF2F10000000101010010111010001101101101011111功能：加法器真值表

22补充：组合逻辑电路设计设计要求：根据题目或工程实际要求，设计出符合要求的电路，得到原理电路图。设计步骤：分析题目及实际问题的要求，确定输入、输出变量及其因果关系，进行逻辑抽象。求真值表或逻辑函数表达式。选择器件，确定合适的实现方式。化简，或变换为合适的逻辑函数表达式形式。得电路原理图，完成原理图设计。

23问题描述逻辑抽象选定器件类型函数化简电路处理将函数式变换电路实现真值表或函数式补充：设计过程

24正常工作状态故障状态1、进行逻辑抽象：输入变量：红R黄Y绿G三盏灯的状态灯亮为1，不亮为0。输出变量：故障信号F正常工作为0，发生故障为1。补充：

例－－设计监视交通信号灯工作状态的逻辑电路

25000001010011100101110111RYGF2.真值表100101113.用门电路设计写出逻辑函数式并化简F=R’·Y’·G’+R·Y+R·G+Y·GR’·Y’·G’R·YR·GY·GGRY00011110011

11

1

1

264.电路设计F=R’·Y’·G’+R·Y+R·G+Y·G

27补充：例—最佳供电控制电路发电机组：15kW、25kW用电设备：10kW、15kW、25kW分析：根据用电设备的需求，决定发电机组是否发电。逻辑约定：1表示发电、用电设备工作，0不工作。A、B、C分别表示10kW、15kW、25kW用电设备；Y