实验一晶体管共射极单管放大器

实验一晶体管共射极单管放大器一、实验目的.掌握放大器静态工作点的调试方法，学会分析静态工作点对放大器性能的影响。.掌握放大器电压放大倍数、输入电阻、输出电阻及最大不失真输出电压的测试方法。.熟悉常用电子仪器及模拟电路实验设备的使用。二、实验原理图1—1为电阻分压式工作点稳定单管放大器实验电路图。它的偏置电路采用Rb2和Rbi组成的分压电路，并在发射极中接有电阻Re，以稳定放大器的静态工作点。当在放大器的输入端加入输入信号Ui后，在放大器的输出端便可得到一个与Ui相位相反，幅值被放大了的输出信号Uo,从而实现了电压放大。LL"图1-1共射极单管放大器实验电路在图1—1电路中，当流过偏置电阻Rbi和Rb2的电流远大于晶体管T的基极电流1b时(一般5〜10倍)，则它的静态工作点可用下式估算，Ucc为供电电源，此为+12V。U4(Rbl/Rbl+Rb2)UccIe=Ub—Ube/Re=IcUce=UCC—Ic(Rc+Re)电压放大倍数Av=—P(Rc//Rl/Fbe)输入电阻Ri=Rbl//Rb2//rbe输出电阻 RO^RC放大器静态工作点的测量与调试1)静态工作点的测量测量放大器的静态工作点，应在输入信号Ui=0的情况下进行，即将放大器输入端与地端短接，然后选用量程合适的数字万用表，分别测量晶体管的集电极电流Ic以及各电极对地的电位Ub、Uc和Ue。一般实验中，为了避免断开集电极，所以采用测量电压，然后算出Ic的方法。例如,只要测出Ue，即可用Ic七Ie=UE/RE算出Ic(也可根据Ic=(Ucc—Uc)/Rc,由Uc

确定Ic）>同时也能算出Ube=Ub—Ue,Uce=Uc—Ue。，2）静态工作点的调试放大器静态工作点的调试是指对三极管集电极电流1c（或Uce）调整与测试。静态工作点是否合适，对放大器的性能和输出波形都有很大的影响。如工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时uo的负半周将被削底，如图1—2（a）所示，如工作点偏低则易产生截止失真，即uo的正半周被缩顶（一般截止失真不如饱和失真明显），如图1—2（b）所示。这些情况都不符合不失真放大的要求。所以在选定工作点以后还必须进行动态调试，即在放大器的输入端加入一定的W，检查输出电压uo的大小和波形是否满足要求。如不满足，则应调节静态工作点的位置。（a）饱和失真图1-2静态工作点对Uo波形失真的影响改变电路参数Ucc，&■，Rb（Rb>.Rb2）都会引起静态工作点的变化，如图1—3所示,但通常多采用调节偏电阻Rb2的方法来改变静态工作点，如减小Rb2,则可使静态工作点提比笺IrJ守o最后还要说明的是，上面所说的工作点“偏高”或“偏低”不是绝对的，应该是相对信号的幅度而言，如信号幅度很小，即使工作点较高或较低也不一定会出现失真。所以确切的说，产生波形失真是信号幅度与静态工作点设置配合不当所致。如须满足较大信号的要求,静态工作点最好尽量靠近交流负载线的中点。图1—3电路参数对静态工作点的影响2.图1—3电路参数对静态工作点的影响2.放大器动态指标测试放大器动态指标测试包括电压放大倍数、输入电阻、输出电阻、最大不失真输出电压（动态范围）和通频带等。1）电压放大倍数Av的测量Ui，在输出电压U。不失真的情况下,1）电压放大倍数Av的测量Ui，在输出电压U。不失真的情况下,Av=Uo/Ui2）输入电阻Ri的测量为了测量放大器的输入电阻，按图14电路在被测放大器的输入端与信号源之间串入一已知电阻R,在放大器正常工作的情况下，用万用表交流档测出Us和U"则根据输入电阻的定义可得：U；UU

R,=—=771-=- -/?/, ”Us—U,测量时应注意：1）测量R两端电压Ur时必须分别测出Us和U"然后按Ur=Us-U求出Ur值。2）电阻R的值不宜取得过大或过小，以免产生较大的测量误差，通常取R与风为同一数量级为好，本实验可取R=l-2Kfto3）输出电阻Ro的测量按图1—4电路，在放大器正常工作条件下，测出输出端不接负载Rl的输出电压U。和接入负载后输出电压Ul，根据Ul=（Rl/Ro+Rl）Uo即可求出Ro-（———1）R,力在测试中应注意，必须保持Rl接入前后输入信号的大小不变。图1—4输入、输出电阻测量电路4）最大不失真输出电压Uolp的测量（最大动态范围）如上所述，为了得到最大动态范围，应将静态工作点调在交流负载线的中点。为此在放大器正常工作情况下，逐步增大输入信号的幅度，并同时调节Rw（改变静态工作点），用示波器观察U。，当输出波形同时出现削底和缩顶现象（如图1—5）时，说明静态工作点已调在交流负载线的中点。然后反复调整输入信号，使波形输出幅度最大，且无明显失真时，用万用表交流档测出U。（有效值），则动态范围等于或用示波器直接读出Uopt来。|Av|图1—5静态工作点正常，输入 图1—6幅频特性曲线5）放大器频率特性的测量放大器的频率特性是指放大器的电压放大倍数Av与输入信号频率f之间的关系曲线。单管阻容耦合放大电路的幅频特性曲线如图1—6所示：A™为中频电压放大倍数，通常规定电压放大倍数随频率变化下降到中频放大倍数的1/V2倍，即0.707Avm所对应的频率分别称为下限频率九和上限频率fH则通频带 fBw=firfi.放大器的幅频特性就是测量不同频率信号时的电压放大倍数Av.为此可采用前述测Av的方法，每改变一个信号频率，测量其相应的电压放大倍数，测量时要注意取点要恰当，在低频段与高频段耍多测几点，在中频可以少测几点。此外，在改变频率时，要保持输入信号的幅度不变，且输出波形不能失真。三.实验仪器1.模电实验箱： 2.双踪示波器；3.数字万用表；4.信号发生器。四.实验内容及步骤.在实验箱的晶体管系列模块中，按图1—1所示连接电路。检查无误后打开直流电源开关。.测量静态工作点静态工作点测量条件：输入A点接地即使Ui=O.在步骤1连线基础上，打开直流开关，调节Rw，使Ic=2.0mA（即U0=2.4V）,用万用表测量U”Ue＞氏、%值。记入12—K表1—1Ic=2.0mA测量值计算值Ub（V）Ue(V)Uc(V)%(KQ)Ute(V)U.(V)k(mA).测量电压放大倍数动态工作店测量条件：断开A点接地的线，把输入信号连接到A点，信号发生器调节一个频率为IKHz、15mV的正弦波作为输入信号Ui。同时用双踪示波器观察放大器输入端电压和输出电压U。的波形，在U。波形不失真的条件下用万用表交流档测量表1一2中三种情况下的输出电压U。，并用双踪示波器观察其中一组UO、Ui波形的相位关系，记入表1—2。表1—2Ic=2.0mAUi=15mV(有效值)Rc(KQ)Rl(KC)Uo(V)AvUi波形uo波形2.4co1J1.2oo2.42.4注意：由于晶体管元件参数的分散性，定量分析时所给Ui为15mV不一定适合，具体情况需要根据实际给适当的U值，以后不再说明。切记万用表交流档测量都是有效值，而示波器观察的都是峰峰值。.测量最大不失真输出电压在步骤3的Rc=2.4K。Rl=2.4KC连线条件下，同时调节输入信号的幅度和电位器Rw，用示波器观察Uop-pUo峰峰值、用万用表交流档测量Ui、U。值，记入表1-5。表1—5R(=2.4KHRl=2.4KQIc(mA)Uim（mV）有效值Uom（V）有效值U°p_p峰峰值.测量输入电阻和输出电阻按图1—4所示，取R=2K,置Rc=2.4KC,Rl=2.4KH,Ic=2.0mA»1）输入电阻在输入端输入fHKHz、峰峰值为50mV的正弦信号，在输出电压U。不失真的情况下,用万用表交流档测出Us和U”记入表1—6,算出Ri。

表1—6Us(V)Ui(V)u〜二产）2）输出电阻输入条件同上，保持Us不变，测量输出断开Rl，测量输出电压Uo,MillRoo表1—7U0(V)Ul(V)un.Ro=( 1)RlUl五.实验报告总结及要求.整理测量结果，并把实测的静态工作点、电压放大倍数、输入电阻、输出电阻之值与理论计算值比较，分析产生误差原因。.总结％,心及静态工作点对放大器电压放大倍数、输入电阻、输出电阻的影响。.当调节偏置电阻Rb2,使放大器输出波形出现饱和或截止失真时，晶体管的管压降UcE怎样变化？.测试中，如果将函数信号发生器、示波器中任一仪器的二个测试端子接线换位（即各仪器的接地端不再连在一起），将会出现什么问题？实验二集成运算放大器的基本应用模拟运算电路实验目的1.研究由集成运算放大器组成能；2.了解运算放大器在实际应用时应考虑的一些问题。二.实验原理运算放大器是具有两个输入端、•个输出端的高增益、高输入阻抗的多级直接耦合放大电路。在它的输出端和输入端之间加上反馈网络，则可实现不同的电路功能。本实验采用的集成运放型号为UA741,引脚排列如图2—1所示。它是八脚双列直插式组件，2为反相输入端：3为同相输入端：4为负电源端：7为正电源端：6为输出端：1和5为外接调零电位器的两个端子：8为空脚。R110K2R2qRF100KUo图2-1 UA741的管脚图图2-2反相比例运算电路.调零及消振集成运放在作运算使用前，应短路输入端，调节调零电位器使输出用压为零。调零时应注意：必须在闭环条件下进行且输出端应用小量程电压挡。运放如不能调零，应检查电路接线是否正确，如输入端是否短接或输入不良、电路有没有闭环等。若经检查接线正确、可靠且仍不能调零，则可怀疑集成运放损坏或质量不好。由于运算放大器内部晶体管的极间电容和其他寄生参数的影响，很容易产生自激振荡，破坏正常工作。因此，在使用时要注意消振。通常是外接RC消振电路或消振电容。目前大多数集成运放内部电路已设置消振的补偿网络,如uA741、OP-O7D等。.基本运算电路(1)反相比例运算电路——电路如图2-2所示。对于理想运放，该电路的输出电压与输入电压之间的关系为： Uo=-(Rp/Rl)Ui为了减小输入级偏置电流引起的运算误差，在同相输入端应接入平衡电阻R2=R"/Rf。(2)同相比例运算电路——电路如图2-3所示。对于理想运放，该电路的输出电压与输入电压之间的关系为：UO=(l+RF/Rl)Ui：平衡电阻R2=Ri//Rf。图2—3(b)为同相比例运算电压跟随器电路。⑹电压跟随器(a)同相比例运算⑹电压跟随器(a)同相比例运算图2—3同相比例运算电路(3)反相加法电路实现模拟信号按比例进行代数相加是信号运算中经常遇到的一个问题。完成这个运算有反相加法器和同相加法器电路。图2—4为反向加法器电路n个模拟信号Vii,Vin分别通过电阻R1,…,Rn加到运放的反相输入端，这时输出电压为：RfRrUo— Uj2)R3=R1〃R2〃Rf若Ri=R2"・=Rn,则上式可简化为:V0=一~票(V“+Vi2+…+%)RI10KUile—i i—,R210KU1262KRT_10KUoR3图2—4反相加法运算电路图2—5同相加法运算电路图2—5所示为同相加法器，这时可利用叠加原理，先求得输入信号在同相输入端的信号，然后按同相放大求出输出电压。对该电路输出电压为：,r(y,RfR3/ZR4.,T.,R2/ZR4TT.1Vo=v+rT)k心(R3/ZR4)V“欣欣砥TV12，(4)差动放大电路(减法运算)。减法器实际上就是差动放大电路，是集成运放在两个输入端同时输入信号的情况下，在输出端得到两个模拟相减的信号，电路如图2—6所示。当运算放大器开环增益足够大时，输出电压为.对于图2—6的减法运算算电路，当Ri=R2.R3=Rf时，有：图2-6减法运算电路(5)积分运算电路。反相积分电路如图2—7所示。在理想化条件下，输出电压U。等于：%")=-2也力+心⑼式中，Uc(O)是t=0时刻电容C两端的电压值，即初始值。，如果ui(t)是幅值为E的阶跃电压，并设uc(0)=0,则：(70(/)= [Edt=——t即输出电压uo(t)随时间增长而线性下降。显然R1C的数值越大，大，达到给达到给定的Uo值所需的时间就越长。枳越长。积分输出电压所能达到的最大值受集成运放最大输出范围的限制。Rf1M图2—7积分运算电路三.实验设备.函数信号发生器：.双踪示波器；.数字万用表；.ZYE2201C1实验箱。四.实验内容与步骤.反相比例运算(1)按图2—2所示连接实验电路，打开直流电源开关。(2)输入f=500Hz,Ui=0.5V的正弦交流信号，用数字万用表交流挡测量相应的Uo,并用示波器观Uo和Ui的相位关系，记入表2—1中。表2-1Ui=0.5V、f=500Hz反相比例运算数据Ui(V)Uo(V)Ui波形Uo波形AvJi 4实测值计算值A.同相比例运算(1)按图2-3(a)所示连接实验电路，(2)输入f=500Hz,Ui=0.5V的正弦交流信号，用数字万用表交流挡测量相应的Uo,并用示波器观察Uo和Ui的相位关系，记入表2—2中。

将图2-3(a)改为2—3(b)电路重复内容(2)记入表2—2中。表2—2 Ui=0.5V,/=500Hz同相比例运算数据Ui(V)Uo(V)Ui波形U0波形Av实测值计算值同相比例JLJL..电爪跟随iLiL A..反相加法运算电路1)输入信号采用直流信号源，图2—8(b)所示电路为简易直流信号源，调整电位器Rpi和Rp2阻值即可改变Vii、Vi2电压的大小。图2-8简易可调直流信号源2)按图2--4连接电路，输入表2—3中V"、丫立电压，测试输出电压Vo,记录数据于表2—3中，分析测试结果。表2—3vit(V)11-1Vi2(V)111V0(V).同相加法器按图2—5连接电路，输入信号V”、Vi2直流信号，测试输出电压Vo,记入表2—4中。表2—4Vil(V)11-1Vi2(V)一11-1V0(V).减法运算（1）按图2—6所示连接实验电路。（2）输入信号Vu、Vi2直流信号，用数字万用表直流电压挡测量5组电压Vn、7.及输出电Vb,记入表2—5中。表2—5减法运算数据Vi1（V）11-1Vi2（V）-11-1Vo(v).积分运算电路1）按积分电路如图2—7所示正确连接。2）调信号发生器频率约为500Hz,峰峰值为IV的方波作为输入信号U”打开直流开关,输出端接示波器，可观察到输出积分电路三角波波形，并记入表2—6中。表2—6Ui=l（Vp-p）f=500HzUi(Vp-p)i1UoVp-p)iL..注意事项.为了提高运算精度，首先应对输出直流电位进行调零，即保证在零输入时运放输出为零。.输入信号采用交流或直流均可，但在选取信号的频率和幅度时，应考虑运放的频率响应和输出幅度（土12V）的限制.实验所用直流电源为土12V,勿将电源正负接反，否则会损坏运放器件。.预习要求复习集成运放线性应用部分的内容，并根据实验电路参数计算各哇算各电路输出电压论值。.思考题.在减法运算电路中，如U,和Ui2均采用直流信号，并选定Ui2=lV,当考虑到运算放大器的最大输出幅度（土12V）时，|Ui2-Uii|的大小不应超过多少伏？.在积分电路中，R=10kQ,C=0.luF,求时间常数。假设Ui=0.5V,问要使输出电压Uo达到5V,需要多长时间？（设班uc（0）=0）八.实验报告要求.整理实验数据，画出波形图（注意波形间的相位）.将理论计算结果和实测数据相比较，分析产生误差的原因。.回答思考题要求的问题。实验三 负反馈放大器一.实验目的.加深理解放大器中负反馈的基本概念；.了解负反馈对放大器放大倍数的影响。二.实验原理负反馈在电子电路中有着非常广泛的应用，虽然它使放大器的放大倍数降低，但能多方面改善放大器的动态指标，如稳定放大倍数，改变输人、输出电阻，减小非线性失真和展宽通频带等。因此，几乎所有的实用放大器都带有负反馈。负反馈放大器有四种组态，即电压串联，电压并联，电流串联，电流并联。本实验用集成运算放大器电路联接成负反馈电路，以电压串联负反馈为例，分析负反馈对放大器性能指标的影响。实验电路如图3—1所示。图中两级反相比例运算电路组成基本放大器，再由R7和R8引入电压串联负反馈，反馈系数为f=UF=^3U0RrbRj+Rs当可变电阻Rs的阻值调整到零时rUFR3F= 二 Uo根据反相比例运算电路电压放大倍数的计算式，可求得基本放大器的电压放大倍数Au=R2Rs/RiR4负反馈放大器闭环电压放大倍数计算公式为AufUo/Ui=Au/l+AuF式中1+A。F称为反馈深度。若A。F》1,则为深度负反馈，此时Auf^l/F对于图3—1的实验电路，当可变电阻R8的阻值调整到零时，其闭环电压放大倍数也可按深度负反馈近似计算，即AuF2R3+R7/R3图3-1的实验电路既可放大直流信号，也可放大交流信号。限于课时，仅对其交流放大进行实验。.实验仪器ZYE2201C1实验箱：2.双踪示波器；3.数字万用表：4.信号发生器。.实验内容及步骤实验电路如图3—1所示，接通±12V电源后，按以下步骤进行：.静态测量输入端对地短接，用数字万用表表直流挡测量运算放大器A1和A2的同相输入端、反相输入端和输出端的对地的直流电压，记人表3—1,表3T.运算放大器Ai运算放大器A2v+（v）v-（v）Voi(V)V+（V）V-(V)VO2(V).动态测量用信号发生器给实验电路输入端输入Ui=10mV,频率fHKHz的正弦信号，并用双踪示波器观察信号的放大情况，然后进行以下内容的动态测量。1）断开反馈网络元件R7或R8,用数字万用表交流挡测量放大器第一级和第二级输出电压Uoi和Uo,并由Ui、Uoi和Uo计算出Aui、Au2和Au,将实验数据记人表3—2。表3—2Ui=10mVUoi(V)Uo(V)AuiAu2Au理论值实测值相对误差（％）2）负反馈元件R7和R8,用数字万用表交流挡分别测量取R8=0、R7240KQ时第一级和第二级输出的交流电压的有效值Uoi、Uo和Uf,3）取Rk=240K、R7=240K时第一级和第二级输出的交流电压的有效值Uoi、Uo和Uf并由此计算出相应的Auif、Au2f和Au2和F,将实验数据记人表3—3。表3—3测试条件数据来源Uoi(V)Uo(V)UF(mV)AuifAu2FAuFUi=30mV理论值R8=0,Rt=240K实测值Ui=30mV理论值R8=240KR7=240K实测值.预习要求.复习理论教材有关运算放大器运算电路和放大电路中的负反馈方面的内容。理解实验原理中对本实验电路各理论值计算式的推导方法。.预习实验任务与步骤，初步了解基本的实验方法。.实验思考题.组成本实验电路的同相比例运算电路属于哪种组态的负反馈放大器？.何为反馈深度？满足什么条件为深度负反馈？.实验报告要求.完成表表3—2和表表3—3有关理论值、实验值和相对误差的计算。.总结实验结论，并分析产生误差的原因。实验四 集成与非门电路逻辑功能及应用.实验目的.学会测试与非门的逻辑功能。.初步学会用集成与非门搭接其他逻辑功能门电路的方法。.以74LS00,74LS20等集成电路为例学习一般数字电路的管脚图和使用方法。.实验原理集成与非门是一种应用广泛的门电路，它除了能够完成自身具有的与非逻辑关系外，还能搭出具有其他逻辑功能的门电路，例如非、与、或等逻辑门。.集成与非门及逻辑功能测试图4—1所示是74LSOO（2输入4与非门）和74LS10（4输入2与非门）的外引线排列图。由图可见，在一块集成电路中，可以同时有几个不同输入端的与非门电路。（a）74LS00（四2输入与非门）（b）74LS20（4输入2与非门）图4-1与非门外引线排列图.用集成与非门构成其他逻辑功能的门电路将若干个与非门按一定规律组合，即可构成具有其他逻辑功能的门电路。将与非门输入端连在一起作为一个输入端使用就构成非门。将与非门输出（AB）作为非门的输入，经非门输出后就构成与门（丫=在=知）。将两个非门输出区豆），作为与非门的输入，经与非门输出后就构成或门（Y=A-B=A+B）。.实验设备与器件.数电实验箱。.数字万用表。.74LS00,74LS20,10K电位器。.实验内容.与非门逻辑功能的测试按图4-2接线，接好电源和地，A、B接逻辑开关（逻辑开关结构可参见图4-3）,Y接发光二极管。将实验结果记录于表4—1中。

表4-1 与非门逻辑功能表转IA输出ABcDY(LED)00001000010011000010101011101111.与非门组成其他逻辑门(1)组成非门并测试其逻辑功能按图4-3接线，A接逻辑开关，丫接发光二极管。将实验结果记录在表4一2中。表4-2 与非门逻辑功能表1AB-c-D-逻辑开关逻辑开关图4-2与非门逻辑功能测试图1AB-c-D-逻辑开关逻辑开关图4-2与非门逻辑功能测试图图4—3组成非门逻辑图输入端输出端丫(LED)01(2)组成与门并测试其逻辑功能按图4—4接线，按图4—4接线，A,B接逻辑开关，丫接发光二极管。将实验结果记录于表4—3中。图4-4组成与门逻辑图逻辑开X逻辑开一天300Q表4-3 与门逻辑功能测试表逻辑开X逻辑开一天300Q输入输出ABY(LED)00011011(3)组成或门并测试其逻辑功能按图4-5接线，A,B接逻辑开关，丫接发光二极管。将实验结果记录于表4—4中。表4—4 与门逻辑功能测试表输入输出ABY(LED)00011011图4—5组成或门逻辑图五.注意事项LTTL集成电路的电源电压是SV。注意在拔插、焊接集成电路时要切断电源，以避免损坏集成电路。.两个或更多个TTL与非门组成逻辑电路时，其输出端不允许并联，否则将破坏正常的逻辑关系。.TTL与非门多余输入端可以悬空，也可以与已用的输入端并联使用，还可以通过一个2k电阻接+5V电源。六.实验报告.抄录74LS00、74LS20管脚图。.记录、整理实验数据，总结“与非门”.“与非门”不用的输入端应如何处理？.“与非门”的一个输入端计数脉冲，其余输入端应是什么状态才能允许计数脉冲？七.TTL集成电路使用规则.接插集成块时，要认清定位标记，不得插反。.电源电压使用范围为+4.5V〜+5.5V之间，实验中要求使用Vcc=+5V。电源极性绝对不允许接错。.闲置输入端处理方法(1)悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。(2)直接接电源电压Vcc(也可以串入一只1〜10KQ的固定电阻)或接至某一固定电压(+2.4WVW4.5V)的电源匕或与输入端为接地的多余与非门的输出端相接。(3)若前级驱动能力允许，可以与使用的输入端并联。.输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当RW680Q时，输入端相当于逻辑“0”；当R24.7KQ时，输入端相当于逻辑“1”。对于不同系列的器件,要求的阻值不同。.输出端不允许并联使用(集电极开路门(0C)和三态输出门电路(3S)除外)。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。.输出端不允许直接接地或直接接+5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Ke,一般取R=3〜5.1KQ。实验五触发器及其应用实验目的.掌握基本RS、JK、D和T触发器的逻辑功能.掌握集成触发器的逻辑功能及使用方法.熟悉触发器之间相互转换的方法二.实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。.基本RS触发器图5—1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称G为置“1"端，因为G=o（r=d时触发器被置"1”；R为置“o”端，因为R=o（s=i）时触发器被置“0"，当G=n=i时状态保持；G=R=0时，触发器状态不定，应避免此种情况发生，表5-1为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。_ 表5—1输入输入输出SRQlrt产0110100111Q»004>巾图5—1范本RS触发疑.JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5—2所示。JK触发器的状态方程为Qn+1=jQn+KQnJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与0为两个互补输出端。通常把Q=0、0=1的状态定为触发器“0”状态；而把Q=l,0=0定为“1”状态。

16|15|14113|"I11|io|"VccIRd2Rd2CP2K2J2Sd2Q) 74LS112图5—274LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表5-2表5—2输A输出SdRdCPJKqE01XXX1010XXXu100XXX*小11100q1111010111010111111/Q»11tXX6*注：X一任意态 1一高到低电平跳变f-低到高电平跳变（/（祗）—现态 （牛+1）一次态 小一不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。3.D触发器1CPIK1JISdIQIQ2QGNDA2I3|4|5|6|7|8|在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+'=Dn,其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D74LS74,四D74LS175、六D74LS174等。图5—3为双D74LS74的引脚排列及逻辑符号。功能如表5—3。1J-1J-2]~3]~4]~5|~6|~7| SdDCPRd图5—374LS74引脚排列及逻辑符号表5-3 表5―4输入输出 输入输出SDRdCPDQn+1Qn" %RdCPTQn+,01XX10 o1XX110XX0110XX000XX小_110Qn11t110 111Qn11t001 111XQnQ"4.触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在•起，并认它为T端，就得到所需的T触发器。如图5—4(a)所示，其状态方程为：Qn+1=TQn+TQn图5—4JK触发器转换为T、T，触发器T触发器的功能如表5—4。由功能表可见，当T=0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图5—4(b)所示，即得T，触发器。在r触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。同样，若将D触发器0端与D端相连，便转换成T，触发器。如图5—5所示。JK触发器也可转换为D触发希，如图5—6。图5-5D转成T， 图5—6JK转成D三.实验设备与器件.+5V直流电源（实验箱上）：.双踪示波器；.连续脉冲源（信号发生器）；.逻辑电平开关（实验箱上）；.逻辑电平显示器（实验箱上）：.74LS112, 74LS74。四.实验内容.测试基本RS触发器的逻辑功能按图5—1,用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口,输出端Q、0接逻辑电平显示输入插口，按表5—7要求测试，记录之。表5-7RSQ11-00-11—010-100.测试双JK触发器74LS112逻辑功能（1）测试Rd、的复位、置位功能任取一只JK触发器，Rd、Gd、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、0端接至逻辑电平显示输入插口。要求改变Rd，Sd（J、K、CP处于任意状态），并在Rd=0（SD=1）或Wd=0（Rd=1）作用期间任意改变J、K及CP的状态，观察Q、G状态。自拟表格并记录之。（2）测试JK触发器的逻辑功能按表5—8的要求改变J、K、CP端状态，观察Q、0状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1-0）,记录之。（3）将JK触发器的J、K端连在一起，构成T触发器。在CP端输入1HZ连续脉冲，观察Q端的变化。在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、0端波形，注意相位关系，描绘之。

表5-8J KCPQn+IQ"=0Qn=l0 0Of11-00 1()f11-*01 0Of11-011Of1-03.测试双D触发器74LS74的逻辑功能(1)测试Rd、4d的复位、置位功能测试方法同实验内容2、1),自拟表格记录。(2)测试D触发器的逻辑功能按表5—9要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿(即由0-1),记录之。表5—9DCPQn+1Qn=0Qn=l0o-*l1-0I0-11^0(3)将D触发器的0端与D端相连接，构成T触发器。测试方法同实验内容2、3),记录之。五.实验预习要求1.复习有关触发器内容 2.列出各触发器功能测试表格六.实验报告1.列表整理各类触发器的逻辑功能。2.总结观察到的波形，说明触发器的触发方式。3.体会触发器的应用。4.利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号？为什么？是否可以用作触发器的其它输入端的信号？又是为什么？实验六计数器及其应用实验目的.学习用集成触发器构成计数器的方法；.掌握中规模集成计数器的使用及功能测试方法；.运用集成计数计构成1/N分频器二.实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。1、用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只d触发器接成r触发器，再由低位触发器的0端和高一位的cp端相连接。图6一1四位二进制异步加法计数器若将图5-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。2、中规模十进制计数器74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图6-2所示。图中而一置数端CPu一加计数端CPd一减计数端团一非同步进位输出端 丽一非同步借位输出端Do、D】、D2、D3一计数器输入端Qo>Qi、Q2、Qj—数据输出端 CR一清除端

图6—2CC40192引脚排列及逻辑符号74LS192（同CC40192,二者可互换使用）的功能如表6—1,说明如下：表6—1输 入输 出CRLDCPuCPd5d2D,DoQ3Q：QiQo1XXXXXXX000000XXdcbadcba011XXXX加计数011fXXXX减计数当清除端CR为高电平“1”时，计数器直接清零：CR置低电平则执行其它功能。VUL>VUL>当CR为低电平，置数端LD也为低电平时，数据直接从置数端D。、5、D2、D3置入计数器。当CR为低电平，而为高电平时，执行计数功能。执行加计数时，减计数端CPd接高电平，计数脉冲由CPu输入：在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时，加计数端CPu接高电平，计数脉冲山减计数端CPd输入，表6—2为8421码十进制加、减计数器的状态转换表。表A2 加计数 -输入脉冲数0123456789输出Q3q2QiQo减计数QoQiQaQj—co BO而_|—co BO——LDCC4O192(1)LD一cPuTCLl-图6-374LS192同步十进制可逆计数器

3.计数器的级联使用一个十进制计数器只能表示0〜9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。图6-4是由CC40192利用进位输出而控制高一位的CPu端构成的加数级联图。QoQ1Q2QQoQ1Q2QsCPu >CC4O192(1)DoDiD2E)3冲CPu图6-4CC40192级联电路图6-5是一个特殊12进制的计数器电路方案。在数字钟里，对时位的计数序列是1、2、…11,12、1、…是12进制的，且无0数。如图所示，当计数到13时，通过与非门产生一个复位信号，使CC40192Q）（时十位）直接置成0000,而CC40192。），即时的个位直接置成0001,从而实现了1一12计数。CPu“1" CPuCPu“1" CPu图6-5特殊12进制计数器三.实验设备与器件.+5V直流电源（实验箱上）：.双踪示波器；.连续脉冲源（信号发生器）；.逻辑电平开关（实验箱上）；.逻辑电平显示器（实验箱上）；.74LS74X2,74LS192X2.74LS10,四.实验内容.用74LS74D触发器构成4位二进制异步加法计数器。（1）按图6—1接线，Rd接至逻辑开关输出插口，将低位CP。端接单次脉冲源，输出端Q3、Q2、Q3、Qo接逻辑电平显示输入插口，各Sd接高电平“1”。(2)清零后，逐个送入单次脉冲，观察并列表记录Q3-Qo状态。(3)将单次脉冲改为1HZ的连续脉冲，观察Q3〜Qo的状态。(4)将1Hz的连续脉冲改为IKHz,用双踪示波器观察CP、Q3、Q2、Qi>Qo端波形，描绘之。5)将图6—1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2),3),4)进行实验，观察并列表记录Q3〜Qo的状态。.按图6-3电路连接电路74LS192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端而、数据输入端D3、D2、5、D。分别接逻辑开关，输出端Q3、Q2、Qi、Qo接实验设备的一个译码显示输入相应插口A、B、C、D；面和面接逻辑电平显示插口。按表6—1逐项测试并判断该集成块的功能是否正常。(1)清除令CR=1,其它输入为任意态，这时Q3Q2QiQo=OOOO。清除功能完成后，置CR=O(2)置数CR=0,CPu，CPD任意，数据输入端输入任意一组二进制数，令E5=0,观察计数器输出端Q3Q2Q1QQ输出状态，予置功能是否完成，此后置而=1。(3)加计数CR=0,LD=CPD=1,CPu接连续脉冲源。清零后连续脉冲源，观察输出端Q3Q2Q1Q0输出状态显示是否按8421码十进制状态转换表进行，(4)减计数CR=0,LD=CPu=1,CPd接连续脉冲源。参照3)进行实验。.图6—4所示，用两片CC40192组成两位十进制加法计数器，输入1Hz连续计数脉冲，进行由00—99累加计数，记录之。.将两位十进制加法计数器改为两位十进制减法计数器，实现由99—00递减计数，记录之。.按图6—5进行实验，记录之。.实验预习要求.复习有关计数器部分内容.绘出各实验内容的详细线路图.拟出各实验内容所需的测试记录表格.查手册，给出并熟悉实验所用各集成块的引脚排列图.实验报告.画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。.总结使用集成计数器的体会。

实验七单相桥式半控