微型计算机技术课后习题答案市公开课金奖市赛课一等奖课件

微型计算机技术

第三版孙德文编著第1页第1章微型计算机系统组成1.1试述微处理器、微型计算机和微型计算机系统关系。答：微处理器是指由一片或几片大规模集成电路组成中央处理器。微型计算机指以微处理器为基础，配以内存放器以及输入输出接口电路和对应辅助电路组成裸机。微型计算机系统指由微处理器配以对应外围设备及其它专用电路、电源、面板、机架以及足够软件而组成系统。1.2什么是单片机?答：把组成一个微型计算机一些功效部件集成在一块芯片之中计算机。1.3什么是单板机?答：把微处理器、RAM、ROM以及一些接口电路，加上对应外设(如键盘、7段显示器等)以及监控程序固件等,安装在一块印刷电路板上所组成计算机系统。第2页1.4什么是个人计算机?答：《英汉计算机词典》中解释为“由微处理器芯片装成、便于搬动而且不需要维护计算机系统”。1.5试从微型计算机结构说明数据总线、控制总线和地址总线作用。答：从微型计算机结构看出，数据总线、控制总线和地址总线是微型计算机中,CPU芯片与内存放器和I／O接口电路之间信息传输公共通路。(1)数据总线是从微处理器向内存放器、I/O接口传送数据通路；反之，它也是从内存放器、I/O接口向微处理器传送数据通路，称为双向总线。(2)地址总线是微处理器向内存放器和I/O接口传送地址信息通路，是单向总线。(3)控制总线是微处理器向内存放器和I/O接口传送命令信号，以及外界向微处理器传送状态信号等信息通路，是双向总线。第3页第2章8086微处理器2.1试说明标志存放器中AF和PF定义和用处。答：标志存放器中AF（AuxiliaryCarryFlag）D4是辅助进位标志位。假如做加法时低位有进位或做减法时低位有借位，则AF=1，不然AF=0。标志存放器中PF（ParityFlag）D2是奇偶标志位。假如操作结果低八位中含有偶数个1，则PF=1，不然PF=0(通信时用于纠错)。

2.2试说明标志存放器中DF定义和用处。答：标志存放器中DF（DirectionFlag）D10是方向标志位。在串处理指令中，若DF=0，表示串处理指令地址指针自动增量；DF=1，表示地址指针自动减量。DF位可由指令预置。

2.3试说明段存放器作用。答：8086微处理器中16位存放器，用来存放对应存放段段基值—段起始地址高16位。经过段存放器值和指令中给出16位段内偏移量,可得出存放器操作数物理地址(20位)。第4页2.4试说明8086引脚信号中M/IO、DT/R、RD、WR、ALE和BHE作用。答：8086引脚信号中M/IO*作用是，存放器/I/O选择信号(输出)。用于区分当前操作是访问存放器还是访问I/O端口。若该引脚输出高电平，表示访问存放器；若输出低电平，表示访问I/O端口。

DT/R*作用是，数据发送/接收信号（输出）用于指示数据传送方向，高电平表示CPU发送数据，低电平表示CPU接收数据。该信号惯用于数据缓冲器方向控制。(T)

RD*作用是，读控制信号（三态输出），低电平有效时，表示CPU正从存放器或I/O端口读取信息。

WR*作用是，写控制信号（三态、输出），低电平有效。有效时表示CPU正将信息写入存放器或I/O端口。

ALE作用是，地址锁存允许，高电平有效。有效时表示地址线上地址信息有效。

BHE*作用是，数据总线高8位输出允许/状态S7信号。在总线周期T1时刻，为数据总线高8位允许信号BHE，低电平有效，有效时允许高8位数据在D15—D8总线上传送。第5页2.5什么是双重总线?以AD15～AD0引脚说明双重总线功效是怎样实现?答：常把分时复用总线称为双重总线，如某一时刻总线上出现是地址，另一时刻，总线上出现是数据或状态(控制)信号。8086CPUAD15～AD0引脚,是地址/数据复用引脚。在总线周期T1时刻，它们传送地址信息，在总线T2、T3、TW和T4时刻时，用来传送数据信息。2.6试说明8086最小方式和最大方式区分.答：8086微处理器有两种工作方式:在最小方式下，由8086提供系统所需要全部控制信号，用以组成一个单处理器系统。此时MN／MX*线接VCC(高电平)。在最大方式下，系统总线控制信号由专用总线控制器8288提供，组成一个多处理机或协处理机系统。此时MN／MX*线接地。第6页2.68086读周期时序和写周期时序区分有哪些?答：读操作与写操作主要区分为：

①DT/R*控制信号在读周期中为低电平，在写周期中为高电平；第7页

②在读周期中，RD*控制信号在T2～T3周期为低电平；WR*信号一直为高电平(无效电平);在写周期中WR*控制信号在T2～T3周期为低电平，而RD*信号一直为高电平(无效电平)。第8页③在读周期中，数据信息普通出现在T2周期以后，双重总线AD0～AD15上地址信息有效和数据信息有效之间有一段高阻态，因为AD0～AD15上数据,必须在存放芯片(或I／O接口)存取时间后才能出现。而在写周期中，数据信息在双重总线上是紧跟在地址总线有效之后马上由CPU送上，二者之间无一段高阻态第9页④在读周期中，假如在T3周期内，被访问内存单元或I／O端口还不能把数据送上数据总线，则必须在T3之后插入等候周期Tw，这时RD*控制信号仍为有效低电平。在写周期中，假如在T3周期内，被访问内存单元或I／O端口还不能把数据总线上数据取走，则必须在T3之后插入等候周期Tw，这时WR*控制信号仍为有效低电平。第10页2.8什么是指令周期?什么是总线周期?什么是时钟周期?说明三者关系。答：执行一条指令所需要时间称为指令周期包含取指令、译码和执行等操作所需时间。—指令周期CPU经过总线操作完成同内存放器或I/O接口之间一次数据传送所需要时间。—总线周期CPUJ时钟脉冲重复周期称为时钟周期，时钟周期是CPU时间基准。—时钟周期

三者关系：时钟周期是CPU时间基准。总线周期最少包含4个时钟周期即T1、T2、T3和T4，处于这些基本时钟周期中总线状态称为T状态。一个指令周期由一个或若干个总线周期组成。第11页2、存放芯片存放容量由其地址线数N和数据线数决定:2N

×数据线数。3、存放芯片在存放器中起始地址,称为芯片高端地址,

设计时分配确定,由其片外地址线全译码得出→芯片

片选信号：

片外地址线数=CPU地址线数-芯片地址线数1、存放芯片片内寻址范围由其地址线实际根数N决定:

2N。第4章存放器接口基本技术基本知识A19……A15A14A13A12

A11A10A9A8

A7A6A5A4A3A2A1A01111111111111111111132K16K8K4K2K1K5122561286432168421512K第12页5、存放器设计时确定存放芯片数普通方法：若已经有存放芯片容量为L×Jbit，要组成容量为M×Nbit存放器，需要芯片数S为：

S=（M/L）×（N/J）6、8位微机应用系统中存放器设计关键点：(1)按给定要求选择主要芯片;(2)给存放芯片分配地址;(3)每个存放芯片地址线、数据线、控制线并联,接在CPU对应总线上；(4)按存放芯片分配地址,将CPU未接高位地址,经过对应译码器产生各个芯片片选信号，以实现各个芯片占据不一样地址段。4、存放芯片在存放器地址范围由其片内寻址范围和高端地址决定:高端地址+片内寻址范围“+”：连接之意。第13页7、16位微机奇偶存放体将1MB内存空间(00000H~FFFFFH)分为两部分：

②偶存放体—同CPU低8位数据线D0～D7相连，由A0作片选，A0=0时选中；

③奇存放体—同CPU高8位数据线D8～D15相连，BHE作片选，当BHE=0时选中。

①CPUA1~A19与奇偶存放体A0~A18对应相连，同时选通对应单元;01CPUA0~A18A0~A18偶存放体奇存放体低8位高8位第14页8、8086与奇偶存放体连接图高8位数据低8位数据②A0低电位选中偶存放体，输入/出该字低8位数据；

①CPUA1~A19与奇偶存放体A0~A18对应相连，同时选通某字对应高、低字节存放单元;访问该对准存放字，仅需一个总线周期。③BHE低电位选中奇存放体输入/出该字高8位数据。第15页9、16位微机应用系统中存放器设计关键点(1)按给定要求选择主要芯片。(2)每个存放芯片地址线、数据线、控制线并联,接在CPU对应总线上：

①偶存放片由A0选通，数据线接CPUD0～D7。

②奇存放片由BHE*选通，数据线接CPUD8～D15。(3)将存放芯片组成奇偶存放体、并分配地址。(4)按存放芯片分配地址,将CPU未接高位地址,经过对应译码器产生各个芯片片选信号，以实现各个芯片占据不一样地址段。第16页习题4.1用以下芯片组成存放系统，各需要多少RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，并采取全译码方式。

(1)512×4bRAM组成16KB存放系统。解：①L=512，J=4，M=16×1024，N=8S=(16×1024/512)×(8/4)=64故组成所要求存放系统,需要64片RAM芯片。

②512位芯片应有9根地址线,用在20位地址线系统中,需要11位地址作为片外地址译码。(2)1024×1bRAM组成128KB存放系统。解：略。(3)2K×4bRAM组成64KB存放系统。解：略。(4)64K×1bRAM组成256KB存放系统。解：略。第17页4.2现有一个存放芯片容量为512×4b，若用它实现4KB存放容量，需要多少这种芯片？每片需要多少根地址线？4KB存放系统最少需要多少根地址线？解：①L=512，J=4，M=4×1024，N=8S=(4×1024/512)×(8/4)=16故组成所要求存放系统,需要16片RAM芯片。

②512位芯片应有9根地址线。

③4KB存放系统最少需要12根地址线。4.3有一个2732EPROM芯片译码电路，如习图4-1所表示，试计算该芯片地址范围及存放容量。第18页解：①图中，译码电路G2A*接地，G1接A14。G2B*同“与门”输出端相连，“与门”输入为A15～A19，只有A15～A19皆为高电平时，G2B*才为有效低电平，也就是A15～

A19为11111时，G2B*才有效。所以，只有当A14～A19为111111时，74LS138译码器才工作。存放器芯片片选信号CS*同“与门”输出端相连。“与门”输入同译码器输出Y6*、Y7*相连，当Y6*为低电平，或Y7*为低电平时，CS*为有效低电平，存放器芯片被选中。Y6*为低电平时A13～A11为“110”，Y3*为低电平时A13～A11为“111”。也就是说，A13和A12为“11”时，存放器芯片就被选中。考虑到A11已经是芯片内地址，所以，该存放芯片高端地址为A19～A12。由上述分析得出：该高端地址为11111111，即FFH。第19页芯片2732有12根地址线，对应片内地址范围为000H～FFFH。故图中芯片2732工作地址范围为FF000H～

FFFFFH。②芯片Intel2732有12根地址线，故存放容量为4KB。4.4某存放系统,如习图4-2所表示，RAM和EPROM存放容量各是多少？存放器地址分配范围各是多少？第20页解：①芯片存放容量由其地址线根数和数据线根数决定。芯片RAM有11根地址线，有8根数据线，其存放容量为2KB。芯片EPROM有12根地址线，有8根数据线，对应存放容量为4KB。②芯片RAM有11根地址线，对应片内寻址范围为000H～7FFH。芯片EPROM有12根地址线，对应片内寻址范围为000H～FFFH。第21页芯片高端地址由其片选译码决定。图中译码电路G2Ｂ*接IO/M*，G1接A19。G2A*同“与门”输出端相连，“与门”输入为A15～A18，只有A15～A18皆为高电平时，G2B*为有效低电平，也就是A15～A18为1111时，G2B*才有效。所以，只有当A15～A19为11111时，74LS138译码器才工作。芯片RAM片选信号CS*同译码器输出Y1*相连，当Y1*为低电平，CS*为有效低电平，芯片RAM被选中。Y1*为低电平时A14～A12为、“001”。可见，芯片RAM高端地址为1111

1001，即F9H。F9H故RAM在存放器中地址范围为F9000H～F97FFH。RAM片内寻址范围为000H～7FFH。第22页F9H芯片EPROM片选信号CS*同译码器输出Y5*相连，当Y5*为低电平，CS*为有效低电平，芯片EPROM才被选中。Y5*为低电平时A14～A12为“101”。可见，芯片EPROM高端地址为1111

1101，即FDH。EPROM当A15～A19为11111时，74LS138译码器才工作。故芯片EPROM在存放器中地址范围为FD000H～

FDFFFH。FDH芯片EPROM片内寻址范围为000H～FFFH。第23页4.5作业4.6待作4.7在用两片8K×8b静态RAM芯片6264组成8位微机系统中，其存放电路如习图4-3所表示，试计算芯片6264#1和#2地址范围及存放器总容量。解：①

#1芯片片选为A13,其它高端地址线皆未参加。故#1芯片高端地址将会重叠。#2芯片也是如此。即便是14根地址线系统，A13和A14皆为0时,#1芯片和#2芯片将同时工作，系统工作将被破坏。第24页地芯片地址范围由其片内寻址范围和芯片高端地址决定。芯片片内寻址范围由其地址线根数根数决定。芯片6462有13根地址线，对应片内寻址范围为0000H～1FFFH，共8K。为此，应采取高端地址线全译码。以下列图。不难看出，#1芯片高端地址为1111000，即F0H。#2芯片高端地址为1111001，即F2H

。#1芯片地址范围为F0000H～F1FFFH，#2芯片地址范围为FH～F3FFFH。F0HF2H第25页②芯片存放容量由其地址线根数和数据线根数决定。静态RAM芯片6264有13根地址线，有8根数据线，其片存放容量为8KB。存放器由两片6264组成,总存放容量为16KB

。4.8某微机系统存放器由5片RAM芯片组成,如习图4-4所表示。其中，U1有12条地址线，8条数据线。U2～U5各有10条地址线，4条数据线。试计算芯片U1、U2和U3

地址范围及该存放器总容量。(U2～U5两两同地址、合成8位)第26页解：①图中，译码电路G2B*经“与非门”接A15，G1接M/IO*。A15为高电平1时，G2A*才为有效低电平。M/IO*应为高电平。G2A*同“或门”输出端相连，“或门”输入为A14、A16～A19，只有A14、

A16～A19皆为低电平时，G2A*才为有效低电平。所以，只有当A19～A14为000010时，74LS138译码器才工作。第27页只有当A19～A14为000010时，74LS138译码器才工作。芯片U1片选信号CS*同“与门”输出端相连。“与门”输入同译码器输出Y2*、Y3*相连，当Y2*为低电平，或Y3*为低电平时，CS*为有效低电平，存放器芯片被选中。Y2*为低电平时A13～A11为“010”，Y3*为低电平时A13～A11为“011”。就是说，A13和A12为“01”时，存放器芯片就被选中。所以，芯片U1高端地址为00001001，即09H。低电平09H第28页芯片U1有12条地址线，对应片内寻址范围为000H～FFFH。故芯片U1地址范围为

09000H～09FFFH。09H第29页芯片U2、U3片选信号CS*同“或门”输出端相连。“或门”输入同译码器输出Y4*和A10相连，当Y4*和A10同为低电平时，存放芯片U2、U3被选中。存放芯片U2、U3被选中时，A13～A11及A10应为“1000”。如前所述，74LS138译码器才工作时，A19～A14为000010。故芯片U2、U3高端地址为0000101000，即0A0H。U2～U3各有10条地址线，对应片内寻址范围为000H～3FFH，共1K。故U2～U3地址范围为0A000H～0A3FFH。0A0H第30页芯片U4、U5片选信号CS*同“或门”输出端相连。“或门”输入同译码器输出Y4*和A10*相连，当Y4*和A10*同为低电平时，存放芯片U4、U5被选中。此时，A13～A11及A10为“1001”。如前所述，74LS138译码器才工作时，A19～A14为000010。故芯片U2、U3高端地址为0000101001，即0A4H。U2～U3各有10条地址线，对应片内寻址范围为000H～3FFH，共1K。故U2～U3地址范围为0A400H～0A7