数字电路基础和计算机中的逻辑部件解析课件

第二章数字电路基础和计算机中的逻辑部件《计算机组成与结构》第二章数字电路基础和计算机中的逻辑部件《计算机组成与结构2-1数字电路的基本元件2-2基本逻辑门和布尔代数知识基础2-3组合逻辑电路及其应用2-4时序逻辑电路及其应用22-1数字电路的基本元件2-2基本逻辑门和布尔代数知识一、二极管的开关特性2-1数字电路的基本元件电流iAKD正向压降VF：硅管为0.5-0.7伏左右，锗管为0.1-0.3伏左右。3一、二极管的开关特性2-1数字电路的基本元件电流iA2-1数字电路的基本元件二、三极管的开关特性ec42-1数字电路的基本元件二、三极管的开关特性ec42-1数字电路的基本元件三、MOS管的开关特性52-1数字电路的基本元件三、MOS管的开关特性52-1数字电路的基本元件四、应用案例P16

二极管应用MOS管应用三极管应用62-1数字电路的基本元件四、应用案例2-2基本逻辑门和布尔代数知识基础一、基本逻辑门电路及基本逻辑运算逻辑常量：逻辑常量只有两个，即0和1，用来表示两个对立的逻辑状态。逻辑变量：逻辑变量一般用字母、数字及其组合来表示，其取值只有两个，即0和1。逻辑运算：对于逻辑常量和变量的操作，有与、或、非三种基本逻辑运算。逻辑门：对逻辑常量和变量完成基本的逻辑运算的电路。最基本的逻辑门电路是非门（反相器）、与门、或门三种。逻辑函数：用于表达逻辑变量之间关系的代数式，使用与、或、非3种基本逻辑运算，可以构造出任何逻辑函数。逻辑代数：逻辑代数是研究逻辑函数运算和化简的一种数学系统，也是用来描述、分析、简化数字电路的数学工具。72-2基本逻辑门和布尔代数知识基础一、基本逻辑门电路及基本2-2基本逻辑门和布尔代数知识基础1.非（NOT）门AF0110c.逻辑表达式a.三极管非门b.逻辑门电路符号d.真值表0V5V1.在数字电路中，表示逻辑变量之间的逻辑关系的方法一般有3种：逻辑代数式、真值表、电路图。2.真值表：将所有输入变量的所有可能的取值组合，及其在此情况下输出变量应有的取值罗列出来，所形成的一张表。它最全面、最直观地表达了逻辑关系。82-2基本逻辑门和布尔代数知识基础1.非（NOT）门AF2-2基本逻辑门和布尔代数知识基础2.与（AND）门c.逻辑表达式a.三极管与门b.逻辑门电路符号d.真值表ABF000010100111+VccFAB92-2基本逻辑门和布尔代数知识基础2.与（AND）门c.2-2基本逻辑门和布尔代数知识基础3.或（OR）门c.逻辑表达式a.三极管或门b.逻辑门电路符号d.真值表BA+VccABF000011101111F＝A＋BF102-2基本逻辑门和布尔代数知识基础3.或（OR）门c.逻2-2基本逻辑门和布尔代数知识基础其它方式实现的逻辑门电路FFFF＝A＋B112-2基本逻辑门和布尔代数知识基础其它方式实现的逻2-2基本逻辑门和布尔代数知识基础4.其它常用的逻辑门，均可以由与、或、非门组合而成。（1）与非门（NAND）a.逻辑门电路符号c.真值表ABF001011101110b.逻辑表达式122-2基本逻辑门和布尔代数知识基础4.其它常用的逻辑门，2-2基本逻辑门和布尔代数知识基础（2）或非门（NOR）a.逻辑门电路符号c.真值表b.逻辑表达式ABF001010100110132-2基本逻辑门和布尔代数知识基础（2）或非门（NOR）a2-2基本逻辑门和布尔代数知识基础（3）异或门（XOR）a.逻辑门电路符号c.真值表b.逻辑表达式ABF000011101110142-2基本逻辑门和布尔代数知识基础（3）异或门（XOR）a2-2基本逻辑门和布尔代数知识基础二、逻辑代数基本定律152-2基本逻辑门和布尔代数知识基础二、逻辑代数基本定律152-2基本逻辑门和布尔代数知识基础三、逻辑函数的化简在设计逻辑电路时，每个逻辑表达式是和一个逻辑电路相对应，因此必须将逻辑表达式进行化简，以减少实现它的电路所用元器件。逻辑函数化简方法：公式化简法和卡诺图化简法。公式化简法:直接利用逻辑代数的基本公式和规则进行化简。162-2基本逻辑门和布尔代数知识基础三、逻辑函数的化简在设计2-2基本逻辑门和布尔代数知识基础1.合并项法2.消去法利用消去多余因子（分配律）（反演律）（消去法）（分配律、反演律）【例】【例】【例】172-2基本逻辑门和布尔代数知识基础1.合并项法2.消去2-2基本逻辑门和布尔代数知识基础3.配项法4.吸收法【例】【例】【例】利用吸收多余项（吸收率）182-2基本逻辑门和布尔代数知识基础3.配项法4.吸收法2-2基本逻辑门和布尔代数知识基础四、逻辑设计举例：一位加法器的逻辑电路设计加法器是计算机基本运算部件之一，是计算机中典型的组合逻辑器件。设计过程 （1）写出加法器逻辑的真值表； （2）由真值表推导出对应的逻辑表达式； （3）对逻辑表达式进行简化，以便选用基本的逻辑门电路实现加法器。192-2基本逻辑门和布尔代数知识基础四、逻辑设计举例：一位加2-2基本逻辑门和布尔代数知识基础半加器

仅考虑两个二进制数本身加减，不考虑高低位之间的进位关系。输入Xn、Yn：加数输出Fn：和（1）真值表XnYnFn000110110110（2）逻辑表达式（3）逻辑线路波形图见P22图2.21202-2基本逻辑门和布尔代数知识基础半加器（1）真值表Xn2-2基本逻辑门和布尔代数知识基础2.全加器

考虑两个二进制数连同其高低位之间的进位关系。输入Xn、Yn：加数Cn-1：当前进位值输出Fn：和Cn：进位（1）真值表（2）逻辑表达式XnYnCn-1FnCn0000000110010100110110010101011100111111212-2基本逻辑门和布尔代数知识基础2.全加器（1）真值表（2-2基本逻辑门和布尔代数知识基础（3）逻辑线路FnCn-1YnXnCn用基本逻辑门电路实现的线路图见P26一位全加器逻辑框图222-2基本逻辑门和布尔代数知识基础（3）逻辑线路FnCn-2-3组合逻辑电路及其应用计算机中使用的数字电路：组合逻辑电路：电路的输出仅决定于该电路当前输 入的状态，与电路以前的状态（以前的输入信 号或操作过程）无关，即无记忆功能。时序逻辑电路：含有触发器记忆功能的电路电路的 输出状态不仅与当前输入信号的状 态有关，还 与电路以前的状态（以前的输入信号或操作过 程）有关。232-3组合逻辑电路及其应用计算机中使用的数字电路：232-3组合逻辑电路及其应用在计算机CPU设计中，组合电路通常被用来产生控制信号，它的输入可能是指令的操作码和状态信号，而其输出则是寄存器、存储器等的写入控制信号和数据选择信号。组合逻辑电路的设计步骤如下：分析该逻辑电路的逻辑要求；根据逻辑要求确定输入变量和输出变量；将输入输出关系表示成真值表；根据真值表写出输出函数的逻辑表达式并化简；画出逻辑电路。242-3组合逻辑电路及其应用在计算机CPU设计中，组合2-3组合逻辑电路及其应用一、基本逻辑门最基本的非门、与（非）门、或（非）门（P24）。a.74LS04六反相器b.74LS00四2输入与非门c.74LS08四2输入与门252-3组合逻辑电路及其应用一、基本逻辑门a.74L2-3组合逻辑电路及其应用二、三态门（0、1、高阻三态，作为总线接口）(P25)c.74LS245a.74LS240b.74LS244262-3组合逻辑电路及其应用二、三态门（0、1、【例】三态门应用（总线驱动器）或74LS373/273或74LS245A19~A0D15~D027【例】三态门应用（总线驱动器）或74LS373/273或742-3组合逻辑电路及其应用三、数据选择器(P25)数据选择器也称多路开关。数据选择器是从2n个输入数据中选择一个送到输出端，选择哪一个输入数据由n位地址输入来选择决定。a.74LS257引脚图b.74LS257逻辑图c.74LS257功能表282-3组合逻辑电路及其应用三、数据选择器(P252-3组合逻辑电路及其应用四、译码器译码器功能：把一组输入代码翻译成相应的控制电位，作为芯片的片选信号或其他操作控制信号。特点：有n个输入变量，2n条输出变量；输入信号的2n个编码对应于2n条输出线输出：当输入为某一编码时，对应仅有一根输出为“0”（或为“1”），其余输出均为“1”（或为“0”）。常用的译码器芯片：74LS139：双2－4译码器（n＝2）74LS138：3－8译码器（n＝3）292-3组合逻辑电路及其应用四、译码器译码器功能：把一组2-3组合逻辑电路及其应用74LS138302-3组合逻辑电路及其应用74LS1383000000H~01FFFH02000H~03FFFH0E000H~0FFFFH2-3组合逻辑电路及其应用【例】74LS138应用3100000H~02000H~03FFFH0E000H~0FF2-3组合逻辑电路及其应用【例】74LS138应用端口地址：310H~313HAEN8088系统总线322-3组合逻辑电路及其应用【例】74LS138应用端口2-3组合逻辑电路及其应用五、优先级编码器(P26)功能：将2n个输入信号不同的组合状态，按预先规定的优先级，编码成n位输出信号。如用于中断优先权的排序。74LS148：8个输入信号、3个编码输出信号的优先级编码器。332-3组合逻辑电路及其应用五、优先级编码器(P2-3组合逻辑电路及其应用【例】若EI=0，输入为01001101，则输出=？74LS148342-3组合逻辑电路及其应用【例】若EI=0，输入为012-4时序逻辑电路及其应用一、基本R-S触发器触发器是实现计算机中的记忆（存储）功能最常用的逻辑电路，用于暂存“0”和“1”代码。触发操作：S保持不变，R从“1”状态变成“0”状态。1110101限制条件：在写入数据期间，数据应保持不变；R和S不能同时为“0”。R-S触发器特点：当A、B两个与非门的输入R和S均为高电平时，电路的输出Q和一定相反，在无外界作用时，电路保持此状态不变（记忆功能）。352-4时序逻辑电路及其应用一、基本R-S触发器触发器是2-4时序逻辑电路及其应用应用：单脉冲发生电路362-4时序逻辑电路及其应用应用：单脉冲发生电路362-4时序逻辑电路及其应用锁存器（电平触发方式触发器）C：时钟信号D：数据输入信号Q：输出信号，代表触发器的状态，即储存了0/1Q：反相输出信号372-4时序逻辑电路及其应用锁存器（电平触发方式触2-4时序逻辑电路及其应用二、D型触发器011111001101XX0110XX10QQDCPSDRDa.逻辑电路b.功能表c.逻辑图d.时序图382-4时序逻辑电路及其应用二、D型触发器0111112-4时序逻辑电路及其应用1.74LS377三、寄存器GCPDQHQ0LLLLHHLQ0G引脚与功能表操作：输入使能控制信号（引脚1）为低电平，上升沿触发应用：地址寄存器、指令寄存器392-4时序逻辑电路及其应用1.74LS377三2-4时序逻辑电路及其应用2.74LS374—具有三态输出的8D触发器输出控制CPDQLH

HLLLLLQ0HZ引脚1为输出使能控制端，低电平有效，否则输出高阻态。上升沿触发应用：总线驱动寄存器402-4时序逻辑电路及其应用2.74LS3742-4时序逻辑电路及其应用3.74LS273—具有输出清零的8D触发器引脚1为清零控制信号，低电平使触发器输出清零。上升沿触发应用：要求器件具有清“0”功能的场合。（如上电、复位时清零）清除CPDQLLHHHHLLHLQ0

412-4时序逻辑电路及其应用3.74LS2732-4时序逻辑电路及其应用4.74LS373—具有三态输出的8D锁存器引脚1为输出控制端，低电平有效，否则输出高阻态。引脚11为允许控制高电平输出应用：总线驱动寄存器输出控制CPDQLHH

HLHLLLLQ0HZ422-4时序逻辑电路及其应用4.74LS373【例】锁存器74LS373应用（地址锁存器）或74LS373/273或74LS245A19~A0D15~D043【例】锁存器74LS373应用（地址锁存器）或74LS3732-4时序逻辑电路及其应用四、计数器*74LS161—可预置初值4位二进制同步计数器预置数据输入数据输出串行进位清除预置允许P允许T时钟状态图引脚图逻辑图442-4时序逻辑电路及其应用四、计数器*74LS2-4时序逻辑电路及其应用工作模式452-4时序逻辑电路及其应用工作模式452-4时序逻辑电路及其应用工作时序输出清零预置初值12计数13、14、15、0、1、2禁止462-4时序逻辑电路及其应用工作时序2-4时序逻辑电路及其应用应用1.同步二进制加法计数472-4时序逻辑电路及其应用应用1.同步二进2-4时序逻辑电路及其应用2.构成16以内的任意进制加法计数器①设计思想：利用脉冲反馈法

用S0，S1，S2…，SM…SN表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。

SM可以为S0，但需小于SN。对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置数信号，送给异步置数端，使计数器立刻返回到初始的预置数状态SM，即实现了SM～SN-1计数。

对于同步置数：在输入第N－1个计数脉冲CP时，利用状态SN-1产生一个有效置数信号，送给同步置数控制端，等到输入第N个计数脉冲CP时，计数器返回到初始的预置数状态SM，从而实现SM～SN-1计数。482-4时序逻辑电路及其应用2.构成16以内的任意进制异步置0同步并行置数PE2-4时序逻辑电路及其应用②74LS161的置数功能：③反馈信号的拾取可利用与非门拾取状态SN或SN－1可利用进位输出TC拾取状态111149异步置02-4时序逻辑电路及其应用②74LS162-4时序逻辑电路及其应用十进制计数器的计数状态顺序表④电路举例（以十进制计数器为例）502-4时序逻辑电路及其应用十进制计数器的计数状态顺序2-4时序逻辑电路及其应用

改变D3D2D1

D0的状态，可以实现其它进制计数。令D3D2D1

D0＝0110利用进位输出TC拾取状态1111

实现十进制计数（0110到1111）【例】512-4时序逻辑电路及其应用改变D3D2D1D2-4时序逻辑电路及其应用【例】用74LS161构成从0开始计数的十进制计数器改变与非门的输入信号，可以实现其它进制计数。令D3D2D1

D0＝0000利用与非门拾取状态1001可实现从0开始计数的十进制计数（0000到1001）522-4时序逻辑电路及其应用【例】用74LS161构成从2-4时序逻辑电路及其应用（3）利用多片74LS161实现大容量计数①用级联法计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1×M2）进制计数器。一般集成计数器都设有级联用的输入端和输出端。

同步计数器实现的方法：低位的进位信号→高位的保持功能控制端（相当于触发器的T端）

有进位时，高位计数功能CET＝1；无进位时，高位保持功能CET＝0。532-4时序逻辑电路及其应用（3）利用多片74LS1612-4时序逻辑电路及其应用【例】用两片74LS161级联成16×16进制同步加法计数器低位片高位片在计到1111以前，TC1＝0，高位片保持原状态不变在计到1111时，TC1＝1，高位片在下一个CP加一542-4时序逻辑电路及其应用【例】用两片74LS161级2-4时序逻辑电路及其应用【例】用两片74LS161级联成五十进制计数器00100011实现从00000000到00110001的50进制计数器十进制数50对应的二进制数为00110010②用脉冲反馈法552-4时序逻辑电路及其应用【例】用两片74LS161级第二章数字电路基础和计算机中的逻辑部件《计算机组成与结构》第二章数字电路基础和计算机中的逻辑部件《计算机组成与结构2-1数字电路的基本元件2-2基本逻辑门和布尔代数知识基础2-3组合逻辑电路及其应用2-4时序逻辑电路及其应用572-1数字电路的基本元件2-2基本逻辑门和布尔代数知识一、二极管的开关特性2-1数字电路的基本元件电流iAKD正向压降VF：硅管为0.5-0.7伏左右，锗管为0.1-0.3伏左右。58一、二极管的开关特性2-1数字电路的基本元件电流iA2-1数字电路的基本元件二、三极管的开关特性ec592-1数字电路的基本元件二、三极管的开关特性ec42-1数字电路的基本元件三、MOS管的开关特性602-1数字电路的基本元件三、MOS管的开关特性52-1数字电路的基本元件四、应用案例P16

二极管应用MOS管应用三极管应用612-1数字电路的基本元件四、应用案例2-2基本逻辑门和布尔代数知识基础一、基本逻辑门电路及基本逻辑运算逻辑常量：逻辑常量只有两个，即0和1，用来表示两个对立的逻辑状态。逻辑变量：逻辑变量一般用字母、数字及其组合来表示，其取值只有两个，即0和1。逻辑运算：对于逻辑常量和变量的操作，有与、或、非三种基本逻辑运算。逻辑门：对逻辑常量和变量完成基本的逻辑运算的电路。最基本的逻辑门电路是非门（反相器）、与门、或门三种。逻辑函数：用于表达逻辑变量之间关系的代数式，使用与、或、非3种基本逻辑运算，可以构造出任何逻辑函数。逻辑代数：逻辑代数是研究逻辑函数运算和化简的一种数学系统，也是用来描述、分析、简化数字电路的数学工具。622-2基本逻辑门和布尔代数知识基础一、基本逻辑门电路及基本2-2基本逻辑门和布尔代数知识基础1.非（NOT）门AF0110c.逻辑表达式a.三极管非门b.逻辑门电路符号d.真值表0V5V1.在数字电路中，表示逻辑变量之间的逻辑关系的方法一般有3种：逻辑代数式、真值表、电路图。2.真值表：将所有输入变量的所有可能的取值组合，及其在此情况下输出变量应有的取值罗列出来，所形成的一张表。它最全面、最直观地表达了逻辑关系。632-2基本逻辑门和布尔代数知识基础1.非（NOT）门AF2-2基本逻辑门和布尔代数知识基础2.与（AND）门c.逻辑表达式a.三极管与门b.逻辑门电路符号d.真值表ABF000010100111+VccFAB642-2基本逻辑门和布尔代数知识基础2.与（AND）门c.2-2基本逻辑门和布尔代数知识基础3.或（OR）门c.逻辑表达式a.三极管或门b.逻辑门电路符号d.真值表BA+VccABF000011101111F＝A＋BF652-2基本逻辑门和布尔代数知识基础3.或（OR）门c.逻2-2基本逻辑门和布尔代数知识基础其它方式实现的逻辑门电路FFFF＝A＋B662-2基本逻辑门和布尔代数知识基础其它方式实现的逻2-2基本逻辑门和布尔代数知识基础4.其它常用的逻辑门，均可以由与、或、非门组合而成。（1）与非门（NAND）a.逻辑门电路符号c.真值表ABF001011101110b.逻辑表达式672-2基本逻辑门和布尔代数知识基础4.其它常用的逻辑门，2-2基本逻辑门和布尔代数知识基础（2）或非门（NOR）a.逻辑门电路符号c.真值表b.逻辑表达式ABF001010100110682-2基本逻辑门和布尔代数知识基础（2）或非门（NOR）a2-2基本逻辑门和布尔代数知识基础（3）异或门（XOR）a.逻辑门电路符号c.真值表b.逻辑表达式ABF000011101110692-2基本逻辑门和布尔代数知识基础（3）异或门（XOR）a2-2基本逻辑门和布尔代数知识基础二、逻辑代数基本定律702-2基本逻辑门和布尔代数知识基础二、逻辑代数基本定律152-2基本逻辑门和布尔代数知识基础三、逻辑函数的化简在设计逻辑电路时，每个逻辑表达式是和一个逻辑电路相对应，因此必须将逻辑表达式进行化简，以减少实现它的电路所用元器件。逻辑函数化简方法：公式化简法和卡诺图化简法。公式化简法:直接利用逻辑代数的基本公式和规则进行化简。712-2基本逻辑门和布尔代数知识基础三、逻辑函数的化简在设计2-2基本逻辑门和布尔代数知识基础1.合并项法2.消去法利用消去多余因子（分配律）（反演律）（消去法）（分配律、反演律）【例】【例】【例】722-2基本逻辑门和布尔代数知识基础1.合并项法2.消去2-2基本逻辑门和布尔代数知识基础3.配项法4.吸收法【例】【例】【例】利用吸收多余项（吸收率）732-2基本逻辑门和布尔代数知识基础3.配项法4.吸收法2-2基本逻辑门和布尔代数知识基础四、逻辑设计举例：一位加法器的逻辑电路设计加法器是计算机基本运算部件之一，是计算机中典型的组合逻辑器件。设计过程 （1）写出加法器逻辑的真值表； （2）由真值表推导出对应的逻辑表达式； （3）对逻辑表达式进行简化，以便选用基本的逻辑门电路实现加法器。742-2基本逻辑门和布尔代数知识基础四、逻辑设计举例：一位加2-2基本逻辑门和布尔代数知识基础半加器

仅考虑两个二进制数本身加减，不考虑高低位之间的进位关系。输入Xn、Yn：加数输出Fn：和（1）真值表XnYnFn000110110110（2）逻辑表达式（3）逻辑线路波形图见P22图2.21752-2基本逻辑门和布尔代数知识基础半加器（1）真值表Xn2-2基本逻辑门和布尔代数知识基础2.全加器

考虑两个二进制数连同其高低位之间的进位关系。输入Xn、Yn：加数Cn-1：当前进位值输出Fn：和Cn：进位（1）真值表（2）逻辑表达式XnYnCn-1FnCn0000000110010100110110010101011100111111762-2基本逻辑门和布尔代数知识基础2.全加器（1）真值表（2-2基本逻辑门和布尔代数知识基础（3）逻辑线路FnCn-1YnXnCn用基本逻辑门电路实现的线路图见P26一位全加器逻辑框图772-2基本逻辑门和布尔代数知识基础（3）逻辑线路FnCn-2-3组合逻辑电路及其应用计算机中使用的数字电路：组合逻辑电路：电路的输出仅决定于该电路当前输 入的状态，与电路以前的状态（以前的输入信 号或操作过程）无关，即无记忆功能。时序逻辑电路：含有触发器记忆功能的电路电路的 输出状态不仅与当前输入信号的状 态有关，还 与电路以前的状态（以前的输入信号或操作过 程）有关。782-3组合逻辑电路及其应用计算机中使用的数字电路：232-3组合逻辑电路及其应用在计算机CPU设计中，组合电路通常被用来产生控制信号，它的输入可能是指令的操作码和状态信号，而其输出则是寄存器、存储器等的写入控制信号和数据选择信号。组合逻辑电路的设计步骤如下：分析该逻辑电路的逻辑要求；根据逻辑要求确定输入变量和输出变量；将输入输出关系表示成真值表；根据真值表写出输出函数的逻辑表达式并化简；画出逻辑电路。792-3组合逻辑电路及其应用在计算机CPU设计中，组合2-3组合逻辑电路及其应用一、基本逻辑门最基本的非门、与（非）门、或（非）门（P24）。a.74LS04六反相器b.74LS00四2输入与非门c.74LS08四2输入与门802-3组合逻辑电路及其应用一、基本逻辑门a.74L2-3组合逻辑电路及其应用二、三态门（0、1、高阻三态，作为总线接口）(P25)c.74LS245a.74LS240b.74LS244812-3组合逻辑电路及其应用二、三态门（0、1、【例】三态门应用（总线驱动器）或74LS373/273或74LS245A19~A0D15~D082【例】三态门应用（总线驱动器）或74LS373/273或742-3组合逻辑电路及其应用三、数据选择器(P25)数据选择器也称多路开关。数据选择器是从2n个输入数据中选择一个送到输出端，选择哪一个输入数据由n位地址输入来选择决定。a.74LS257引脚图b.74LS257逻辑图c.74LS257功能表832-3组合逻辑电路及其应用三、数据选择器(P252-3组合逻辑电路及其应用四、译码器译码器功能：把一组输入代码翻译成相应的控制电位，作为芯片的片选信号或其他操作控制信号。特点：有n个输入变量，2n条输出变量；输入信号的2n个编码对应于2n条输出线输出：当输入为某一编码时，对应仅有一根输出为“0”（或为“1”），其余输出均为“1”（或为“0”）。常用的译码器芯片：74LS139：双2－4译码器（n＝2）74LS138：3－8译码器（n＝3）842-3组合逻辑电路及其应用四、译码器译码器功能：把一组2-3组合逻辑电路及其应用74LS138852-3组合逻辑电路及其应用74LS1383000000H~01FFFH02000H~03FFFH0E000H~0FFFFH2-3组合逻辑电路及其应用【例】74LS138应用8600000H~02000H~03FFFH0E000H~0FF2-3组合逻辑电路及其应用【例】74LS138应用端口地址：310H~313HAEN8088系统总线872-3组合逻辑电路及其应用【例】74LS138应用端口2-3组合逻辑电路及其应用五、优先级编码器(P26)功能：将2n个输入信号不同的组合状态，按预先规定的优先级，编码成n位输出信号。如用于中断优先权的排序。74LS148：8个输入信号、3个编码输出信号的优先级编码器。882-3组合逻辑电路及其应用五、优先级编码器(P2-3组合逻辑电路及其应用【例】若EI=0，输入为01001101，则输出=？74LS148892-3组合逻辑电路及其应用【例】若EI=0，输入为012-4时序逻辑电路及其应用一、基本R-S触发器触发器是实现计算机中的记忆（存储）功能最常用的逻辑电路，用于暂存“0”和“1”代码。触发操作：S保持不变，R从“1”状态变成“0”状态。1110101限制条件：在写入数据期间，数据应保持不变；R和S不能同时为“0”。R-S触发器特点：当A、B两个与非门的输入R和S均为高电平时，电路的输出Q和一定相反，在无外界作用时，电路保持此状态不变（记忆功能）。902-4时序逻辑电路及其应用一、基本R-S触发器触发器是2-4时序逻辑电路及其应用应用：单脉冲发生电路912-4时序逻辑电路及其应用应用：单脉冲发生电路362-4时序逻辑电路及其应用锁存器（电平触发方式触发器）C：时钟信号D：数据输入信号Q：输出信号，代表触发器的状态，即储存了0/1Q：反相输出信号922-4时序逻辑电路及其应用锁存器（电平触发方式触2-4时序逻辑电路及其应用二、D型触发器011111001101XX0110XX10QQDCPSDRDa.逻辑电路b.功能表c.逻辑图d.时序图932-4时序逻辑电路及其应用二、D型触发器0111112-4时序逻辑电路及其应用1.74LS377三、寄存器GCPDQHQ0LLLLHHLQ0G引脚与功能表操作：输入使能控制信号（引脚1）为低电平，上升沿触发应用：地址寄存器、指令寄存器942-4时序逻辑电路及其应用1.74LS377三2-4时序逻辑电路及其应用2.74LS374—具有三态输出的8D触发器输出控制CPDQLH

HLLLLLQ0HZ引脚1为输出使能控制端，低电平有效，否则输出高阻态。上升沿触发应用：总线驱动寄存器952-4时序逻辑电路及其应用2.74LS3742-4时序逻辑电路及其应用3.74LS273—具有输出清零的8D触发器引脚1为清零控制信号，低电平使触发器输出清零。上升沿触发应用：要求器件具有清“0”功能的场合。（如上电、复位时清零）清除CPDQLLHHHHLLHLQ0

962-4时序逻辑电路及其应用3.74LS2732-4时序逻辑电路及其应用4.74LS373—具有三态输出的8D锁存器引脚1为输出控制端，低电平有效，否则输出高阻态。引脚11为允许控制高电平输出应用：总线驱动寄存器输出控制CPDQLHH

HLHLLLLQ0HZ972-4时序逻辑电路及其应用4.74LS373【例】锁存器74LS373应用（地址锁存器）或74LS373/273或74LS245A19~A0D15~D098【例】锁存器74LS373应用（地址锁存器）或74LS3732-4时序逻辑电路及其应用四、计数器*74LS161—可预置初值4位二进制同步计数器预置数据输入数据输出串行进位清除预置允许P允许T时钟状态图引脚图逻辑图992-4时序逻辑电路及其应用四、计数器*74LS2-4时序逻辑电路及其应用工作模式1002-4时序逻辑电路及其应用工作模式452-4时序逻辑电路及其应用工作时序输出清零预置初值12计数13、14、15、0、1、2禁止101