EDA技术与实验：第1课 FPGACPLD简介

EDA技术第一章FPGA/CPLD简介1.0EDA技术及其发展1.1可编程逻辑器件概述1.2FPGA/CPLD基本结构1.3FPGA/CPLD的设计流程1.4FPGA/CPLD

常用开发工具

1.0EDA技术及其发展1、什么是EDA？EDA（ElectronicDesignAutomation）就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。2、EDA技术发展的三个阶段：20世纪70年代MOS工艺CAD阶段

20世纪80年代CMOS时代CAE阶段20世纪90年代ASIC设计技术EDA阶段

附：几个概念英文缩写CAD（ComputerAidedDesign）计算机辅助设计CAE（ComputerAidedEngineering）计算机辅助工程设计MOS(Metal-OxideSemiconductor)金属氧化物半导体CMOS(ComlementaryMetal-OxideSemiconductor)互补型ASIC(ApplicationSpecificIntegratedCircuit)专用集成电路SSI——small-scaleintegrationMSI——middle-scaleintegrationLSI——large-scaleintegrationVLSI——verylarge-scaleintegrationSOC——systermonachipSOPC——systermonaprogrammablechipPLD——programmablelogicdeviceCPLD——complexprogrammablelogicdeviceFPGA——FieldProgrammableGatesArray3、EDA技术的应用范畴在FPGA上实现DSP应用

4、EDA技术的新发展

嵌入式处理器软核的成熟

自主知识产权电子技术领域全方位融入EDA技术电子领域各学科的界限更加模糊、互为包容更大规模的FPGA和CPLD器件不断推出IP核的广泛应用SoC高效低成本设计技术的成熟5、现代EDA技术的特征1．硬件描述语言设计输入2．“自顶向下”设计方法（Top-down）3．开放性和标准化4．高层综合与优化1.1可编程逻辑器件概述三大厂商主要厂商开发工具1.1可编程逻辑器件概述发展过程PROMPLA、PALGALPLD、CPLDFPGA器件发展功能改变规模改变设计方法改变1.2FPGA/CPLD基本结构一、FPGA的基本结构（6部分）1.2FPGA/CPLD基本结构二、CPLD的基本结构（自学）1.3FPGA/CPLD的设计流程设计输入（DesignEntry）功能仿真(Simulation)综合优化（Synthesize）综合后仿真实现与布局布线（PlaceandRoute）时序仿真与验证（后仿真）板级仿真与验证调试与加载配置设计输入（DesignEntry）方式：1.图形输入(Schematicdiagrams)

图形输入

原理图输入

状态图输入波形图输入设计输入（DesignEntry）方式：2.硬件描述语言(HDL文本输入)3.混合输入（1）ABEL-HDL（2）AHDL（3）VHDL（4）VerilogHDLIEEE标准EDA设计的描述层次：行为级描述寄存器传输级描述（RTL）门级描述版图级描述设计前端设计后端设计仿真：对所设计电路的功能的验证功能仿真时延仿真要点：确定合适的激励信号，观察相应的跟踪信号是直接对VerilogHD、VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。综合（Synthesis）整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应的映射关系。综合（Synthesis）◆行为综合：从算法表示、行为描述转换到寄存器传输级（RTL）◆逻辑综合：RTL级描述转换到逻辑门级（包括触发器）◆版图综合或结构综合：从逻辑门表示转换到版图表示，或转换到PLD器件的配置网表表示

综合器是能够自动实现上述转换的软件工具，能将原理图或HDL语言描述的电路功能转化为具体电路结构网表的工具C、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器

COMPILER软件编译器和硬件综合器区别VHDL/VerilogHDL.程序

硬件描述语言综合器

SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程1.4FPGA/CPLD

常用开发工具集成的CPLD/FPGA开发工具逻辑综合工具仿真工具其他设计工具集成的CPLD/FPGA开发工具

逻辑综合工具（SynthesisTools）

仿真工具（simulationtools）EDA技术的发展趋势

超大规模集成电路的集成度和工艺水平不断提高。市场对系统的集成度不断提出更高的要求。高性能的EDA工具，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。计算机硬件平台性能大幅度提高，为复杂的SoC设计提供了物理基础。1-1

简述FPGA的结构构成。1-2

FPGA/CPLD的通用开发流程1-3

EDA开发工具1-4