数字逻辑试卷及答案

1、A卷学号班级姓名成绩一、填空（每空 1 分，共 14 分）121.5） （ ） （） （）1610282、若 0.1101，则 （）xx补3、十进制数 809 对应的 8421BCD码是（）4、若采用奇校验，当信息位为 10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（7、函数F (AB)(C D)的反函数是（）8、与非门扇出系数 N 的含义是（）O9、若要消除函数F(,B,C) AB AC 对应的逻辑电路可能存在的险象，则应增加的冗余项是（）二、选择题（每空 2 分，共 16 分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号

2、内1、数字系统采用（ ）可以将减法运算转化为加法运算原码2、欲使 J-K 触发器在 CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ）00 B01 C10 D113、对完全确定原始状态表中的 6 个状态，A、C、E、F 进行比简，若有（，、E）等效，则最简状态表中只有（ ）个状态2 B4 C5 D6余 3 码CGray码补码4计数器 74290）属于组合逻辑电路B寄存器 74194C三一八译码器 74138D集成定时器 5G5555、设计一个 20 进制同步计数器，至少需要（ ）个触发器4 B5 C6 D206、用 5G555构成的多谐振荡器有（ ）两个稳态 两个暂稳态C一个稳态，一个暂

3、稳态既没有稳态，也没有暂稳态7、可编程逻辑阵列 PLA 的与、或陈列是（ ）与阵列可编程、或阵列可编程C与阵列可编程、或阵列不可编程8、最大项和最小项的关系是（ ）与阵列不可编程、或阵列可编程与阵列不可编程、或阵列不可编程m Mm MCm M 1无关系iiiiii三、逻辑函数化简（6 分）把F(,B,C,D)m(0,1,5,14,15)d(4,7,10,11,12)化成最简与或式四、分析题（每小题 12 分，共 24 分）1、分析图 1 所示组合逻辑电路A1&1D 写出输出函数表达式 列出真值表&BF 说明电路功能C1图12、分析图 2 所示脉冲异步时序逻辑电路 写出输出函数和激励函数表达式

4、列出次态真值表，作出状态表和状态图 说明电路功能 设初态 y y 00，作出 x输入 4 个异步脉21冲后的状态 y y 和输出z 的波形图。2 11x图2五、设计题（每小题 10 分，共 20 分）1、作出“”序列检测器的Moore模型原始状态图和状态表，电路有一个串行输入端 ，一个输出端z。当x”时，输出z为 1，否则z 为 0，其典型输入输出序列如下：输入 x输出 z0 1 0 1 1 0 1 1 0 1 00 0 0 0 0 0 1 0 0 0 02 D触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路 1 1yy /zDy y2 10 00 11 01 1D0101

5、六 综合应用题（每小题 10 分，共 20 分）1、用三一八译码器 74138 和适当的逻辑门设计一个三变量 “多数表决电路”2、用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个“10010010”序列发生器，循环产生该序列。序列中的最高位“1”是序列的第一位。（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号F0GD D D D D D D D01234567 A一、填空题（每空 1 分，共 ）解答：1.（21.5） （，1） （25.4） （15.8）102

6、8162. =1.00113. 100000001001补4. 05. 组合逻辑电路，时序逻辑电路7. F ABCD6. 逻辑表达式，流程表，总态图8. 指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。9. BC二、选择题（每空 2 分，共 16分）解答1. D2. D3. B4. C5. B6. B7. A8. A三、逻辑函数化简（6分）解答先画出函数 （A.B.C.D）的卡诺图1dd化简得最简与 或表达式：F 111dd四、分析题（每小题 12分，共 24 分）1. 解答PDP1&112&F 逐级写出输出函数表达式PC13列真值表P AB1输入 ABCD 输入 F0 0

7、0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10011111100111111P P D ABD21P BC3F P P (ABD)BC ABDBC23 ABDBC BC功能说明由真值表可知，当输入ABCD取值为 00100100、0101、0111、1010、1110、1111时输出 F为 1，否则F为 0。或者说当输入ABCD中 B或 C 为 1时，F为 1,否则 F为 0。2. 解答 输出函数和激励函数表达式Z xy y

8、 电路属 Mealy模型21J k 1 c y ( cp y222121J k 1 c x ( cp )x1111 列次态真值表，作状态表和状态图次态y yx1111CCZ0001m+1 +1211210 00 11 01 11 11 11 11 11 11 11 11 10 11 01 10 0状态表xz%次真 y y / Z21010 00 11 01 10 1 / 01 0 / 01 1 / 00 0 / 11/0%100 电路功能：异步模 4 加 1 计数器，输出 Z 表示进位 时间图1234x21Z五、设计题（每小题 10分，共 20 分）1. 解答 设初态为 A/0原始状态图如下0

9、原始状态表次态: 10输出01ABCDEAADAABCCEB00001101102. 解答（1）作输出函数和激励函数真值表激励函数yyZ0000000122210 0 00 0 10 1 10 1 01 0 01 0 11 1 11 1 00 11 10 10 01 01 00 01 10 11 10 10 01 01 00 01 1（2）确定输出函数和激励函数11110011111121D xy y yD x y xy xy yZ xy y2121121212 1（3）画逻辑电路图Z&CC1&1x注：D 、D 亦可化成与非 与非的形式。21六、综合应用题（每小题 10 分，共 20分）1.

10、解答 列其值表设输入为 ，C：1：赞同 0：反对输出为 F：1：通过 0：否决列其值表如下：输入ABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1输出F00010111ABC&F35675671002. 解答 把 74193 设计成 8 进制计数器，计数规律为 Q Q Q Q ：D C B A0000000100100011011101010100当 Q Q Q Q 向 1000 进位时，强迫计数器产生清 0 信号，所以 CLR=QD C B AD 用 Q Q Q 作八选一数据选择的地址选择端C B A 数据选择器的输入端 D D 依次接入待产生序列的各位1

11、001001007 设置工作启动按钮，提供清 0 脉冲，CPu 外接工作脉冲，CP 1”D 逻辑图如下s1FG D D D D D D D D”01234567LD1 0 0 1 0 0 1 0”武 汉 大 学 计 算 机 学 院数字逻辑期末考试试题（A 卷）20072008 学年第二学期（闭卷考试）班号：学号：姓名：成绩：（注：答案全部写在答题纸上）一、填空题（每空 1 分，共 16分）127.5） （ ） （）161022、已知 ，则 （）补3、奇偶校验码可检测（）位错，但不能定位和纠错）位二进制码4、每个双稳态触发器可记录（5、十进制数 347 对应的 8421BCD码是（6、三态门的三

12、种输出状态是（ ）7、有两个相同型号的TTL与非门，甲的开门电平为 乙的开门电平为 1.7V， ）的抗干扰能力强。8、F ABCD的反函数是（）竞争和（）9、组合逻辑电路的竞争可分为（）竞争两种类型。10、用 5G555构成的单稳触发器的暂稳态持续时间 t 的宽度与（w）有关。、脉冲异步时序逻辑电路的状态（）同时变化的。二、单项选择题（每空 2 分，共 14分）1、能够直接将输出端相连实现“线与”的逻辑门是（）A. 与门 B. 或门 C. OC 门 D. 与或非门2 74138 能够正常工作的条件是使能端S S S GG G )必须12312A2B为（）A.100B.011C.101D.110

13、3、对上升沿触发的钟控触发器，其状态翻转的时刻发生在（）A.CP 为 0 时B. CP 由 0 到 1 时D. CP 为 1 时C. CP 由 1 到 0 时4、同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（）A.减少触发器个数提高电路可靠性D.减少电路中的逻辑门，使电路结构最简C.提高电路工作速度5、电平异步时序逻辑电路，不允许两个或两个以上输入信号（A.同时为 1 B. 同时为 0 C. 同时改变 D.同时出现6 5 个状态 ACE C）（、）等效，则最简状态表中只有（A. 2 B. 3）个状态C. 4D. 57、某同步时序逻辑电路的最简状态表中有 11 个状态，则设计该电路最少

14、需要（）个触发器。A. 3B. 4C. 5D. 15三、化简逻辑函数（每小题 5分，共 10 分）1、用代数法把函数F AB AB ABCD ABCD化成最简与一或式2F(C.D)m(2,5,7,8,10,13) d(0,3,14,15)化成最简或与式&1四、分析题（每小题 10分，共 20 分）21、分析图 1 所示组合逻辑电路1A 写出输出函数表达式 列出真值表31B 说明电路功能图 1&42、分析图 2 所示脉冲异步时序逻辑电路 写出激励函数表达式 作出状态表和状态图 作出时间图并说明 电路功能（设初态y y ）图22 1五、设计题（每小题 10分，共 20 分）1、作出“1111”序列

15、检测器的Moore模型原始状态图和状态表，电路有一个串行输入端 ，一个输出端 z。当 x输入的随机序列中出现连续 4 个或 4 个以上 1 时，输出z 为 1，否则 z 为 0，其典型输入输出序列如下：输入 x：0 1 1 0 1 1 1 1 1 0 1 0输出 z：0 0 0 0 0 0 0 1 1 0 0 02、用 J-k 触发器和适当的逻辑门设计一个 Mealy 模型同步八进制可逆计数器。电路有一个输入 x，一个输出zx=0 在时钟脉冲作用下，作加1 计数，x=1 作减 1 计数；输出 z 等于 1 J-k JK10 00 11 01 101dddd10六、综合应用题（每小题 10 分，

16、共 20分）1 PLA B的大小，产生大于（F F F ）三种比较结果1232、用四位二进制同步可逆计数器74193，七段显示译码器7448，七段显示器设计一个“秒”时钟，循环显示“09”秒。假设秒脉冲已设计好，可直接接到计数器的CP 武 汉 大 学 计 算 机 学 院数字逻辑期末考试试题（A 卷）参考答案20072008 学年第二学期（闭卷考试）一、解答（每空 1分，共 16 分）1. (11011.1) 、(1B.8)2. =1.0101216补3. 奇数7. 甲4. 15. 0011 0100 01116. 高电平, 低电平, 高阻8. F (AB)(C D), F(AB)(C D)9.

17、 临界竞争, 非临界竞争10. 充电时间常数 RC11. 不是二、解答（每小题 2 分，共 14分）1. C2.A3.B4.D5. C6.B7.B三、解答（每小题 5 分，共 10分）1.F AB AB(AB ABCD AB AB AB ABCD AB ABCD2. 画出函数 F的卡诺图解法 1 圈为 0 的项，直接写出或一F ( B ) ( )与 式解法 2 先求F 的最简与一或式。再对 F 求反即得 F的最简或一与式F F F (BD)(BD)四、解答（每小题 10分，共 20 分）1. 写出输出函数表达式F F F F 4123 列其值表A B F F F F12340 0 0 1 1

18、10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 0功能：由其值表可见，每输入一组二进制码时，与这个二进制码值相对应的输出线上将出现一个低电平为 0 的有效信号。故其功能是将二进制码按它原来的值译成相应的输出信号，是一个二一四译码器，输出低电平有效。2. 写出激励函数表达式T 1 c y221D y c cp111 作状态转换其值表cp y y T c D cn+1yy212211211 0 0 1 1 1 01 0 1 1 0 11 1 0 1 1 1 11 1 1 1 0 1 01010状态表0次态y yn1 n1y y21cp=10 11 01 10 0110 00 11

19、 01 1001100 电路功能：该电路是一个异步模四（二位二进制数）加 1 计数器。时间图如下：21五、解答（每小题 10分，共 20 分）1. 设初态为 A0:100AAAAAB00001CDEE1100112. 形成原始状态图和原始状态表yyy=0=11/1 确定激励函数和输出函数x y y y yyyzJ kJ k J k210221 1000 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1

20、 11 1 1 0 11 1 1 1 1101010101010101000000001100000000d0d0d1dd0d0d0d11d0d0d0dd1d0d0d00d1d1100110100110011dd0d10d1dd0d11d0dd1d01d0dd1d0d11dd11dd11dd11dd11dd11dd11dd1画卡诺图化简22 y yy y1 01 0dddddddd1 d d d d1dddd 11J22J xy y xy y J xy xyJ 1z xy y y xy y y210101001K xy y xy y K xy xy K 12 102 1 0210101001画

21、电路图（略）六、解答（每小题 10分，共 20 分）1. 列真值表求出 F F 小于，F 等于的最简与或表达式。123A B F F FF A B1230 0 0 0 10 1 0 1 01 0 1 0 01 1 0 0 11F A B2F A A B3画 PLA的阵列图AABB1232. 先把 74193 设计成十进制计数器，并用启动脉冲 p 将初态 Q Q Q Q 清零，SD C B ACLR=Q Q ,CPu 接秒”脉冲 CP, CP 接1。D BD 把计数器的输出状态 Q Q Q Q 接 7448 的 A A A A 7448 的辅助控D C B A3 2 1 0制信号，LT 1 BI

22、 /RBO 1 把 7448 的七段输出端 ag接七段显示器的输入 。” ”&Q Q Q Q1”DCBAPsD C B A”计算机学院数字逻辑期末考试试题（A 卷）20082009 学年第二学期（闭卷考试）班级：学号：姓名：成绩：（注：答案全部写在答题纸上）一、填空题（每空 1 分，共 16 分）1已知X X （ （反补真值230.5） （） （） （） 。1028163F 的反函数是（4余 3 码 010010001011对应的十进制数是（5 TTL 0.9V 0.8V， ）的抗干扰能力强。6集电极开路逻辑门（OC 门）的输出端（ ）直接相连实现线与。7 T触发器在CP T8脉冲异步时序逻辑

23、电路（9优先编码器的多个输入端（）两个或两个以上输入端同时为 1。）同时输入有效信号。10可编程逻辑阵列 PLA的与阵列是（）编程的。若要消除函数F(,B,C) AB AC对应的电路可能存在的险象，则应增加的冗余项是（12对完全确定状态表中的7 个状态 CEFG、CE、）等效，则最简状态表中只有（ ）个状态。二、证明题（6 分）AB AC (BC)D AB AC D三、化简题（每小题 5 分，共 10 分）把下列函数化成最简与一或式：1F ABD；2F(,B,C,D)m(0,2,10,13,15) d(5,7,8,11,14)。四、分析题（每小题 10 分，共 20 分）1分析图 1 所示组合

24、逻辑电路（1）写出输出函数表达式（3 分）（2）列出真值表（4 分）（3）说明电路功能（3 分）图 12分析图 2 所示电平异步时序逻辑电路（1）写出输出函数和激励函数表达式（3 分）（2）作出流程表（表中输入变量按 X X 3 分）2 1（3）作出总态图（4 分）图 2五、设计题（每小题 12 分，共 24 分）1作出同步时序逻辑电路“”序列检测器的Mealy模型原始状态图和状态表。电路有一个串行输入端 X，一个输出端 Z。当 X 输入的序列中出现“”时，输出 Z为 1，否则 Z 为 0。其典型输入输出序列如下：输入 X：0 1 0 1 1 0 0 1 1 0 1输出 Z：0 0 0 0 0

25、 1 0 0 0 1 02用 J、K 触发器和适当的逻辑门设计能实现下列最简二进制状态表功能的同步时序逻辑电路。/JK触发器激励表z21X=0=101/011/0dd/d11/1J01ddKdd102001100/000/0dd/d00/00 00 11 01 1101六、综合应用题（每小题 12 分，共 24 分）1用四选一数据选择器设计一个三变量奇数检测电路，当输入的三个变量、C 中 1 的个数为奇数时，输出 F等于 1，否则 F等于 0 AB 作地址选择端）2用 5G555定时器和适当的电阻电容构成的多谐振荡器如下图所示：4 分）画出电容电压 V 的充放电波形和输出电压V 4 分）CO4

26、 分）附：5G555的电路结构图、引脚图、功能表如下：5G555不外接控制电压时的功能表计算机学院数字逻辑期末考试（A 卷）参考答案20082009 学年第二学期（闭卷考试）一、填空题（每空 1 分，共 16 分）1X 0.0100X 。真值反230.5） （11110.1） （36.4） （1E.8）1028163反函数F (AC)(BDC)，对偶函数F(AC)(BDC)。4158）108不允许5甲6可以（允许）增加冗余项BC719可以（允许）10可124二、证明题（6 分） BC D D D三、化简题（每小题 5 分，共 10 分） F B AC AC ABD BAC AC ABD1解：

27、ACBBAD ACB AD B AC AD2解：画卡诺图最简与一或式 F B BD四、分析题（每小题 10 分，共 20 分）1解答F AB1（1）输出函数表达式：F AB AB AB A B2F AB3（2）列真值表输入A B0 00 11 01 1F30100001010（3）功能说明：该电路对二个1 位二进制数 B进行比较，产生小于（F 1于（F ）和大于（F ）三种比较结果。232解答Z x x x y（1）输出函数和激励函数表达式：（2）流程表（电路属于 Mealy模型）2 11Y x x x y2 11y01x x =0 0 0 1 1 1 1 0 0 /01 /1 1 /1 1

28、/10/0（3）总整图五、设计题（每小题 12 分，共 24 分）1解：设初态为 ，由题意得：y=0A/0A/0D/1A/0=1B/0C/0C/0B/0ABCD2解（1输出yyZ00d000d121201010101000d011d10 00 10 11 01 01 11 10d001d10 dd dd 10 d1 dd dd 0d 1d dd 11 dd 0d dd 0（2）用卡诺图化简得：J xyJ xZ x y211K xK x221（3）讨论当电路进入多余状态 10 时，电路能否自启动。yyz00n1n1210 10010101011 100010可见电路能自启动。（4）画逻辑图（略）

29、六、综合应用题（每小题 12 分，共 24 分）1解（1 A、B、C，输出为 ，列真值表如下：输出（2）写输出函数表达式：F m(1,2,4,7)A B CF01101001000011110011001101010101（3）选 A、B 作地址端，确定输入数据 D 、D 、D 、D 。0123D C、D C01D C 、D C32（4）画逻辑图2解：工作原理当合上电源瞬间 ，电容上 的电压不 能突变，11V V ，所以V V V ，输出 V =1，放电三极管截止，电源电压经 R 、R33o12C12和电容 C 充电，V V 上升到 V V V CC33C21V 仍然为 1，电路处于第一个暂稳

30、态。当 V 继续充电到 V 时，此时V V ，0C332V V ，放电三极管开始导通，输出V ，电容经过CR 和放电三极管T 放电，3o212V V V V 下降到 V V V 时，输出V 仍为 ，电路处于第C330CTHCTR121二个暂稳态。当 V 继续放电下降到V V 时，V 就 V ，V V ，放C3TH33C电三极管又截止，输出 V 又变到 1，又重复第一个暂稳态，如此循环产生振荡，输出0矩形波。（2）电容电压 V 的充放电波形和输出电压V 的振荡波形如下：Co（3）输出矩形波的高电平时间 t 是电容电压 V 的充电时间，与(R R )C有关，HC12即t f R R C或t R R

31、 C。H12H12输出低电平的时间 t 为 V 的放电时间，与R C 有关。LC2即t f (R C)或t 0.7R CL2L2 矩形波的振荡周期 T t t f R R C f R CWHL122 T t t R 2R C或WHL122009 A卷学号班级姓名成绩一、填空题（每空1分，共14分）1在数字电路和计算机中，只有（息。）和（）两种符号来表示信2时序逻辑电路由（）和（）组成。326.25） （） 5B） （）1021684305.1） （）（）108421BCD3余 码5若-1010，则X =（补）6TTL与非门的关门电平为0.8V，开门电平为1.9V，当其输入低电平为0.3V，高电

32、平为3.2V时，其输入低电平噪声容限V 为（ NL电平噪声容限V 为（NH7JK 触发器的特征方程是（8的反函数是（F AB AC BC二、选择题（每题2分，共16分）从下面每题的四个答案中选择唯一正确的答案填入括号中。1能把缓变输入信号转换成矩形波的电路是（ 单稳态触发器C施密特触发器B多谐振荡器边沿触发器2用PLA进行逻辑设计时，应将逻辑函数表达式变换成（与非与非式C最简与或式B异或表达式最简或与式3在下列器件中，属于时序逻辑电路的是（计数器 B译码器 C数据选择器4设计一个能存放8 位二进制代码的寄存器，需要（2 B3 C4 8D全加器）个触发器。5维持阻塞D触发器是时钟脉冲CP的（下降

33、沿 B上升沿 C高电平6对完全给定原始状态表中的6 个状态 、BC、F 化简，若有（AB）等效，则最简状态表中应有（ ）个状态。4 B6 C3 5）引起的。）触发的。低电平7组合逻辑电路的竞争险象是由（电路有多个输出B电路中使用多种门电路电路不是最简C电路中存在延迟8在（组合逻辑C脉冲异步时序逻辑）电路中，不允许两个或两个以上输入信号同时发生变化。B电平异步时序逻辑以上都不是三、证明题（7分） A B四、化简题（7分）把函数化成最简与一或式。F(ABCD)md五、分析题（每小题10分，共20分）1分析图1所示由四选一多路选择器构成的组合逻辑电路。写出F 的表达式 说明电路逻辑功能图 1图 22

34、分析图2所示异步时序逻辑电路 写出激励函数表达式 作出状态表和状态图 说明电路功能 画出CP、Q 、Q 、Q 的波形图321六、设计题（每小题10分，共20分）1作出三位二进制码奇检测器的 Mealy 模型原始状态图和状态表。当电路从串行输入端X接收的每3位一组的二进制代码中有奇数个1 时，输出Z为 1，否则Z为 0。2用 D 触发器作存储元件，设计能实现下列最简二进制状态表的同步时序逻辑电路。D 触发器激励表如下：D010100110101七、综合应用题（16分）用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个“”序列发生器，循环产生该序列。序列中的最高位“0

35、”是序列的第一位。（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号F0GD D D D D D D D012345672009 A一、填空题（每空 1 分，共 14分）101 2组合电路，存储电路 ） 223）28400110000 ）（0110 0011 1000）8421BCD3码余5X =10110补60.5 1.37VVQ JQ KQn18F (A B)(AC)(B C)F (A B)(A C)(BC)二、选择题（每题 2 分，共 16分）1C 2D 3A 4D三、证明题（7 分）5B6C7C8B可用真值表或代数法证四、化简题（7 分）F ABD ACD五、分析题（每小题 10分，共20分）F ABD ABD D D0123 AB0 AB1 1 012 AB AB该电路实现异或逻辑功能K =1CP