体系结构课后习题答案

1、10I1100.01，0.01。计算采用等长操作码表示时的信息冗余量。(3)只有二种码长，试设计平均码长最短的扩展操作码编码并计算平均码长。(4)只有二种码长，试设计平均码长最短的等长扩展码编码并计算平均码长。3.(1)采用等长操作码表示时的信息冗余量为 33.5%。操作码的Huffman2.22.7指令指令使用频度 piHuffman操作码li指令指令使用频度 piHuffman操作码li2-5操作码li2-4展码操作码liI1I2I3I4I5I6I7I8I9I100.30020020020.241020120120.160103102100040.120113110005100140.07

2、1103110015101040.04111005110105101140.03111015110115110040.02111105111005110140.011111106111015111040.011111116111105111142-52.22.92-42.22.925.若某机设计有如下格式的指令：12254164若操作码的编码采用扩展操作码，问二地址指令最多可以设计多少种？4869II198168为寄存器-存储器（R-M）二地址变址寻址类型。(2(1)的基础上，该机允许使用多少个可编址的通用寄存器？(3)若采用通用寄存器作为变址寄存器，试设计该机的两种指令格式，并标出各字段的位

3、数。(4)计算变址寻址的偏移地址范围。6.(1)操作码的 2-5 扩展码编码法如表 2.3 所示，此种编码的平均码长为 2.9 位。指令指令p2-5liiI10.3002I20.2012I30.2102I40.1110005I50.08110015I60.06110105I70.031101150.021 1 1 0 050.011 1 1 0 15I8I9(1I8I9该机的两种指令格式及各字段的位数如下：-16+15。假设高速缓存Cache5CacheCache某机是由Cachett=80ns。cmCache分为指令Cache和数据Cache，指令Cache的命中率为0.98，数据Cache

4、的命中率为0.96。假设所有的访存操作中有20%是访问指令体，求系统等效的存取时间。4. 22.16ns3.41MMM20ns80ns2000ns。MM12312命中率分别为 0.96 和 0.98，则存储器系统的等效访问时间为多少？图 3.41 三级存储系统5. 23.936ns完成一个两级存储系统的容量规划。第一层M1是高速缓存，其容量可为 64KB、128KB 和 256KB。第二层M4MBcc21分别是 M 和M1的每字节成本，而t 和 t12分别是CPU 访问M 和 M12时的存c=20ct=10t30.7、0.90.98。1221假设t=20ns3t1c=$0.2/KB2是多少？3

5、时间的乘积值，选择最优设计。6.(1M1M1M1M1M1M164KBt=74ns；a128KBt=38ns；a256KBt=23.6ns。a64KBc=$0.2585/KB； 128KBc=$0.3152/KB； 256KBc=$0.4235/KB第三种方案为最优设计假设在一个由CachehtsCPUCacheCache1111ts22和ch=0.95、21t=20nss=512KB、c=$10/KBc=$5/KB，ts$15000。111222推导此存储器系统的等效存取时间ta推导此存储器系统的总成本公式。的公式。在不超出预算的前提下，s2的最大值为多少 KB？为了使t=40ns，主存的存取

6、时间ta2应为多少 ns？7.(1)t(2)C=5120+5s(3)1976KB(4)420nsa2total2164MB3216储器，有如下二种组织方式：1：162：16(1)写出访问各种存储器的地址格式；比较各种存储器的优缺点；(4)画出各种存储器的逻辑示意图。8.(1)方式 1（高位交叉）的存储器的地址格式为：4位20位模块选择模块选择字地址字地址模块选择方式2（低位交叉）的存储器的地址格式为20位4字地址模块选择高位交叉）4享存储器内的不同存储体进行同时存取，这种存储器一般适合于共享存储器的多处理机系统；缺点为：当42（低位交叉）4Cache464/存储周期；33.73.8。8816别

7、求该存储器的平均访问速率为单体存储器的多少倍。（忽略初启时的延迟）(1)1001 、1002 、1003 、11008888(2)1002 、1004 、1006 、12008888(3)1003 、1006 、1009 、1300161616169.(1)8；(2)4；(3)811P1P55P2，P3，P2，P1，P5，P2，P4，P5，P3，P2，P5，P23FIFO、LRUOPT311.FIFO3.1图 3.1 FIFO 替换算法对页地址流的调度过程采用FIFO 替换算法的页命中率为 0.25。LRU 替换算法对页地址流的调度过程如图 3.2 所示。图 3.2 LRU 替换算法对页地址流

8、的调度过程采用LRU 替换算法的页命中率为 0.42。OPT 替换算法对页地址流的调度过程如图 3.3 所示。图 3.3 OPT 替换算法对页地址流的调度过程采用OPT 替换算法的页命中率为 0.5。假设在一个采用组相联映象的Cache，Cache1KBCache32644MB。采用按地址Cache2请设计主存地址格式和Cache若替换算法采用LRU1、4、1、47、19、4277，如主存中CacheCacheCache16.(1) 主存地址格式如下：(2)随时间变化Cache 中各块的使用状况如图 3.8 所示。图 3.8 随时间变化 Cache 中各块的使用状况此期间 Cache 的块命中

9、率为 0.4。一个组相联映象Cache6444096128Cache17.主存地址格式如下：20.设某计算机的Cache-主存存储层次采用组相联映象和LRU8KB48（32/字CacheCPU20805Cache20. 0.9723.指令的解释方式采用顺序、一次重叠和流水，其主要差别在什么地方？流水方式与完全重复增加多套解释部件的方式相比各有什么优缺点？3.指令的解释方式采用顺序、一次重叠和流水，其主要差别在于可并行解释指令的条数；流水方式与完全重复增加多套解释部件的方式相比，其优点是省硬件、成本低，但缺点是控制复杂，要解决好指令相关、数据相关，以及流水线的中断等问题。一台非流水处理器X25M

10、HZ，平均CPI4YX520MHZ。100X计算执行此程序时每台处理机的MIPS5.(1)3.08；(2)X 处理机的MIPS 速率为 6.25MIPS；Y 处理机的MIPS 速率为 19.23MIPS。95 t和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。要求用尽可能短的时间完成计算 ，画出流水线时-空图，并计算流水线的实际吞吐率、加速比和效率。4.23/(7 t2.1442.9% 。61、23、61、45、6 t接数据通路，而且设置有足够的缓冲寄存器。现在用这条流水线计 ，画出流水线-图，并计算流水线的实际吞吐率、加速比和效率。104.31/(2 t)233.3% 。5S1S2S

11、3S4、S5，其中流经S22 t3 t t6求流水线的实际吞吐率和效率；若把S21/ t线的效率。13.(1)流水线的实际吞吐率为 6/(23 t)；效率为 41.7% 。(2)流水线时-空图如图 4.4 所示；流水线的效率为 46.2% 。594.536TP。图 4.53 预约表14.延迟禁止表F=1，3，4，8； 冲突向量C=10001101；3.5调度方案为(2，5)；实际吞吐率TP=6/(25 拍)。320、12、31，(1)Cube3(2)PM2+3(3)PM2-4(4)Shuffle (5)Butterfly (6)Shuffle(Shuffle)(7)Shuffle(Cube (

12、PM2)0-1时，第 11 号处理器各与哪一个处理器相连？4.(1)3；(2)19；(3)27；(4)22；(5)26；(6)13；(7)16805洗和多少交换？以连接图的形式表明其变化过程。225.1图 5.1 实现第 0 号处理器与第 5 号处理器相连的连接图一个N=85.40分带宽为多少？6.此网络结点度为 4；网络直径为 5；网络的等分带宽为 4 条链路的带宽之和。13.试在含一个PE 的SISD 机和在含 8 个PE 且连接成一线性环的SIMD 机上计算下列求内积的表达式：24PE1 个单位时间。SISDS(2)SIMDS(3)用 SIMD 机计算S 相对于SISD 机计算的加速比是

13、多少？13.(1)190(2)32(3)5.937517.当编号分别为 0、1、2、15 的 16 个处理器之间，要求按下列配对通信：（12,7），（1,10），（15,4），（5,14），（8,3），（6,13），（11,0），（2,9）。试选择互连网络类型、控制方式，并画出该互连网络的拓扑结构和各级交换开关状态图。17.采用 4 级立方体网络，级控制。互连网络的拓扑结构和各级开关的状态设置如图 5.3 所示。图5.3N=16的互连网络拓扑及开关状态图1916824428元交换，请写出此时各处理器之间所实现的互连函数的一般关系式。19.Cube(PPPP)=PPPP3 2 1 03 2 1 05.在CRAY-167614（包括存储器）1其原因并分别计算出各指令组全部执行完所需的拍数。5.(1)3 条向量指令并行执行；全部向量