高级计算机系统结构期末考试复习总结

1、精选文档第一章量化设计与剖析基础计算机性能提高表此刻哪些方面：半导体技术不停提高，如特色尺寸和时钟频次；计算机系统构造精益求精，如高级语言编译器、标准化的操作系统和指令更加简单的RISC系统构造。并行分类：1）应用程序的并行分类：数据级并行(DLP)：同时操作多半据任务级并行(TLP)：创立了一些能够独立办理但大批采纳并行方式履行的工作任务2）硬件的系统构造：指令级并行(ILP)：在编译器帮助下。利用流水线的思想开发数据级并行，利用推理履行的思想以中等水平开发数据集并行。向量系统构造和图像办理单元(GPUs)：将单条指令并行应用于一个数据集，来达到数据集并行线程级并行：在紧耦合硬件模型中开发数

2、据集并行或任务及并行，这种模型同意在线程之间进行交互。恳求级并行：在程序员或操作系统拟订的大批去耦合任务之间开发并行Flynns分类是怎样分类的？Flynns分类主要分为四类：1）单指令流、单数据流(SISD)：一条指令办理一个数据，能够利用指令级并行(ILP)2）单指令流、多半据流(SIMD)：将大批重复设置的办理单元按必定方式互连成阵列，在单调控制零件CU(ContrulUnit)控制下对各自所分派的不一样数据并行履行同一指令规定的操作，主要应用于向量系统构造、多媒体扩展指令和图像办理单元(Graphicsprocessorunits)3）多指令流、单数据流(MISD)：用多个指令作用于单

3、个数据流，没有商业实现4）多指令流多半据流(MIMD)：每个办理器都提取自己的指令，对自己的数据进行操作，主要用于开发线程级并行TLP（紧耦合MIMD）和恳求级并行RLP（松耦合MIMD）什么是“真实”的计算机系统构造？1）知足目标和功能需求的构成和硬件；2）限制条件下最大化性能：成本、功耗、可用性；3）包含指令集系统构造(ISA)，微系统构造，硬件计算题：靠谱性的计算均匀无故障时间：Meantimetofailure(MTTF)，MTTF是故障率的倒数。均匀修复时间：Meantimetorepair(MTTR)均匀故障间隔时间：Meantimebetweenfailures(MTBF)=MT

4、TF+MTTR可用性：Availability=MTTF/MTBF例：设磁盘子系统的组件及MTTF以下：10个磁盘，1000000小时MTTF;1个ATA控制器，500000小时MTTF;1个电源，200000小时MTTF;1个电扇，200000小时MTTF;1根ATA电缆，1000000小时MTTF;采纳简化假定，寿命切合指数分布，各故障互相独立，试计算整个系统的MTTF.解答：系统故障率=10*1/1000000+1/500000+1/200000+1/200000+1/1000000=23000FIT(每10亿小时）.精选文档MTTF=1/故障率=43500小时第二章储存器层次构造设计1

5、.层次化储存存放器多级CACHE内存磁盘2.命中时间：命中时接见需要的时间，包含判断能否命中的时间；缺失代价：从内存中代替块的时间；3.块搁置策略有全相联映照和组相联映照两种策略全相联映照：一个块能够放在CACHE中的任何地点；需要检索CACHE中的所有项：并行比较器组相联映照：每个块有n个地点可放的cache称为n路组相联cache;储存器中的一个块对应到cache中独一的组，可是能够放在组内的随意地点上1）命中方法的两种方式有写直抵法和写回法写直抵法：保持CACHE和主存的一致；写回法：修悔过的块被代替时才写入主存；2）不命中（写缺失）的两种方式有写分派和写不分派写分派：分派CACHE中的

6、块，并写入CACHE；写不分派：不分派，直接写主存。缺失率是什么？致使缺失的原由是什么？缺失率是指CACHE接见不命中的比率。致使缺失的原由有强迫缺失、容量缺失和矛盾缺失强迫缺失：第一次接见相应cache块，cache中必定没有改cache块容量缺失：cache块被移除后又被接见矛盾缺失:重复接见的多个地点映照在CACHE的同一地点6.性能的定量计算：程序履行时间=CPU履行程序的时间+等候储存接见的时间鉴于CPI的计算：储存器堵塞时钟周期=（储存器总接见次数/指令数）*缺失率*缺失代价均匀接见时间（AMAT）=命中时间+缺失率*缺失代价.精选文档举例1：假定指令cache的缺失率为2%，数据

7、cache的缺失率为4%，办理器的CPI为2（没有储存器堵塞），且每次缺失的代价为100个时钟周期，那么配置一个从不发生缺失的理想的cache，办理器的速度快多少？假定所有LOAD和STORE的频次为36%.解：指令缺失机钟周期：1*2%100=2.0I数据缺失：136%*4%*100=1.44I总储存器堵塞：2.0I+1.44I=3.44I总CPU：2+3.44=5.44配置理想cache：5.44/2=2.72倍举例2：办理器时钟周期的时间1ns,缺失代价是20个时钟周期，缺失率为每条指令0.05次缺失，cache的接见时间（包含命中判断）为1个时钟周期。假定读操作和写操作的缺失代价同样并

8、且忽视其余写堵塞。请计算AMAT.解：每条指令的均匀储存器接见时间为：AMAT=命中时间+缺失率缺失代价=1+0.0520=2个时钟周期举例3：假定办理器基本的CPI为1.0，时钟频次为4GHz。假定主存接见时间为100ns，其中包含缺失办理时间。设一级cache中每条指令缺失率为2%。假如增添一个二级cache，命中或缺失接见的时间都是5ns，并且容量大到一定使接见主存的缺失率减少到0.5%,这时的办理器速率能提高多少？解：主存的缺失代价：100ns/(0.25ns/时钟周期）=400个时钟周期只有一级cache时：总的CPI=1.0+2%*400=9关于两级cache：二级cache的缺失

9、代价：5ns/(0.25ns/时钟周期）=20个时钟周期总的CPI=1+2%*20+0.5%*400=3.4有二级cache的办理器性能是没有二级cache性能的9.0/3.4=2.6倍层次化储存优化方法有6种基本的CACHE优化方法:1）更大的cache块：强迫缺失减少；容量和矛盾缺失增添，缺失代价增添；2）更大的CACHE容量：缺失率降低；命中时间，功耗增添；3）更高的相联度：矛盾缺失减少；命中时间增添，功耗增添；4）更多级CACHE：内存接见时间减少；5）读缺失优先级更高：缺失代价降低；6）缓存索引时期防止地点变换：减少命中时间；第三章指令级并行1.开发指令级并行的目标：最小化CPI（履

10、行指令均匀时钟周期数）流水线CPI=理想流水线CPI+构造冒险停留+数据冒险停留+控制冒险停留2.Load指令的5个阶段或5级流水线的分法？5个阶段的详细内容？Load指令的5个阶段：Ifetch(取指)、Reg/Dec(取数和译码)、Exec(履行)、Mem(读储存器)和Wr(写存放器)Ifetch(取指):从指令储存器取指令并计算PC+4（指令储存器、Addr）Reg/Dec(取数和译码):存放器取数，同时对指令进行译码(存放器堆读口、指令译码器)Exec(履行):计算内存单元地点(扩展器、ALU).精选文档Mem(读储存器):从数据储存器中(数据储存器)Wr(写存放器):将数据写到存放器

11、中(存放器堆写口)用什么解决数据冒险？方法1：硬件堵塞（stall）方法2：软件插入“NOP”指令方法3：编译优化：调整指令次序方法4：合理实现存放器堆的读/写操作即前半时钟周期写，后半时钟周期读，若同一个时钟内前面指令写入的数据正好是后边指令所读数据，则不会发生数据冒险方法5：转发（Forwarding或Bypassing旁路）技术，若有关数据是ALU结果，可经过转发解决；若有关数据是上条指令DM读出内容，不可以经过转发解决，随后指令需被堵塞一个时钟或加NOP指令。称为Load-use数据冒险！4.怎样解决控制冒险？方法1：硬件上堵塞（stall）分支指令后三条指令的履行使后边三条指令清0或

12、其操作信号清0，以插入三条NOP指令方法2：软件上插入三条“NOP”指令（以上两种方法的效率太低，需联合分支展望进行）方法3：分支展望（Predict）简单（静态）展望：老是展望条件不知足(nottaken)，即：持续履行分支指令的后续指令。可加启迪式规则：在特定状况下老是展望知足(taken)，其余状况老是展望不知足。如：循环顶（底）部分支老是展望为不知足（知足）。能达65%-85%的展望正确率动向展望：依据程序履行的历史状况，进行动向展望调整，能达90%的展望正确率注：采纳分支展望方式时，流水线控制一定保证错误展望指令的履行结果不可以奏效，并且要能从正确的分支地点处从头启动流水线工作方法4

13、：延缓分支（Delayedbranch）（经过编译程序优化指令次序！）把分支指令前面与分支指令没关的指令调到分支指令后边履行，也称延缓转移5.动向展望基本方法采纳一位展望位：老是按上一次实质发生的状况来展望下次，其特色：1）1表示近来一次发生过转移（taken），0表示未发生（nottaken）2）展望时，若为1，则展望下次taken，若为0，则展望下次nottaken3）实质履行时，若展望错，则该位取反，不然，该位不变4）可用一个简单的展望状态图表示5）弊端：当连续两次的分支状况发生改变时，展望错误采纳二位展望位1）用2位组合四种状况来表示展望和实质转移状况2）依据展望状态图进行展望和调整3

14、）在连续两次分支发生不一样时，只会有一次展望错误.精选文档两位展望状态图基本思想：只有两次展望错误才改变展望方向00状态时展望发生（强转移），实质不发生时，转到状态01（弱转移），下次仍展望为发生，假如再次展望错误（实质不发生），才使下次展望调整为不发生11。第四章数据级并行1.SIMD并行的3种实现方法：向量系统构造、SIMD扩展和图形办理单元(GPUs)向量系统构造的基本思想：读储存器中分布的数据集至“vectorregisters”；存放器操作；分别结果储存至储存器；SIMD扩展的基本思想：固定了操作中操作数的数量：向量系统构造采纳向量长度存放器；SIMD扩展没有复杂的寻址模式：步幅和集

15、中-分别寻址模式；.精选文档没有遮罩存放器。图形办理单元(GPUs)的基本思想：异构履行模型是CPU为主机,GPU为加快器；开发类C的编程语言；一致所有的GPU并行为CUDA线程；编程模型“SIMT”。GPU架构的3种方法各有什么异同点？同样点：NVIDIAGPU架构与向量机近似，善于数据级并行；集中-分别；遮罩存放器；大的存放器组。不一样点：没有标量办理器；使用多线程隐蔽内存接见延缓；有好多功能单元深度流水化。第五章线程级并行1.UMA和NUMA的两个特色？UMA（UniformMemoryAccess）模型：物理储存器被所有节点共享；所有节点接见随意存储单元的接见时间同样；发生访存竞争时，

16、仲裁策略同等对待每个节点，即每个节点时机均等；各节点的CPU可带有局部私有高速缓存；外头I/O设施也能够共享，且每个节点有同等的接见权益。NUMA（Non-UniformMemoryAccess）模型：物理储存器被所有节点共享，随意节点能够直接接见随意内存模块；节点接见内存模块的速度不一样，接见当地储存模块的速度一般是接见其余节点内存模块的3倍以上；发生访存竞争时，仲裁策略对节点可能是不一样等的；各节点的CPU可带有局部私有高速缓存cache；外头I/O设施也能够共享，但对各节点是不一样等的。2.计算题：例：假定有一个应用程序运转在包含32个办理器的多办理器上，它在引用远程储存器时需要的时间为

17、200ns。关于这一应用程序，假定除波及通讯的引用以外，其余所有引用都会在当地储存器层次构造中命中。办理器会在远程恳求时停留，办理器时钟频次为3.3GHz。假如基础CPI（假定所有引用都在缓存中命中）为0.5，请对照在没有通讯、0.2%的指令涉及远程通讯引用这两种状况下，多办理器会快多少？解：没有远程引用时，CPI为0.5；有远程引用时：CPI=基础CPI+远程恳求率*远程恳求成本=0.5+0.2%*远程恳求成本=0.5+0.2%*（200ns*3.3G/s)=0.5+1.2=1.7当所有引用均为当地引用时，多办理器快：1.7/0.5=3.4倍粒度的观点，并行级别按粒度分类？各级其余权衡标准？

18、粒度：权衡一个软件进度的计算量的胸怀。最简单的是指此程序段中的指令数。分细、中、粗三种。按粒度的不一样，并行性级别能够分为指令级、循环级、过程级、子程序级和作业级等不一样的层次。指令级:细粒度，一般少于20条指令。循环级:典型循环含少于500条指令。易于并行（向量化）过程级:中粒度并行，指令少于2000条。并行较困难子程序级：粗/中粒度并行，几千条指令。常在messagepassing多计算机上以SPMD或MPMD方式履行。并行性主要由算法设计人员与程序员开发。.精选文档作业级：粗粒度并行，数万条指令。常由加载程序和操作系统办理这种并行性，靠算法有效性来保证。MESI协议的四个状态？各个状态的意思？画出相应的图？MESI协议的四个状态分别为M(Modified)、E(Exclusive)、S(Share)和I(Invalid).E状态：数占有效，数据和内存中的数据一致，数据只存在于本Cache中。S状态：数占有效，数据和内存中的数据一致，数据存在于好多Cache中。M状态：数占有效，数据被改正了，和内存中的数据不一致，数据只存在于本Cache中。I状态：数据无效MESI协议状态迁徙图：第六章以库房级计算机开发恳求级、数据级并行1.库房级计算机的定义？与HPC“集群”、数据中心有何不一样？库房级计算机是用来供给互联网服务，主要用于搜寻、交际网络、在线地图、视频分享、在线购